[发明专利]具有低基板电耦合效应的微机电元件

说明书

技术领域

本发明涉及一种具有低基板电耦合效应的微机电元件，特别是通过锚部以及基板的设计以降低其中基板与微机电结构间的寄生电容与静电效应的微机电元件。

背景技术

参照图1，其中显示一现有技术的微机电元件10的示意图，其中包含依序相接的基板11、锚部12、以及微机电结构13，微机电结构13经由锚部12而悬浮于基板11上方。微机电元件10以互补式金氧半导体(CMOS)制程制作，和CMOS制程所制作的CMOS电路中的晶体管元件(参阅图标左方)共同制作在同一基板11上，此晶体管元件包含栅极G、栅极氧化层GOX、源极和漏极(S/D)。锚部12依序包含与晶体管元件的栅极氧化层GOX同层的一氧化层LGO(其厚度相当于栅极氧化层)、一多晶硅层POLY(与晶体管元件的栅极G同层)、一第一接触/通道层C1、一导电层M、以及一第二接触/通道层C2。第一接触/通道层C1、导电层M、以及第二接触/通道层C2对应于CMOS电路中的内连线。因氧化层LGO的厚度与栅极氧化层GOX相当，其厚度较薄(例如)，故可能形成一寄生电容效应，虽氧化层LGO的出平面投影面积小于微机电结构13(参照出平面方向N)，但此寄生电容仍可能造成影响，例如施加于基板11的电讯号或电位可能通过此寄生电容而对微机电结构13的感测电讯号产生干扰。

此外，基板11与微机电结构13间通常具有一电压差，此电压差乃操作微机电元件10时所产生。此电压差在基板11与微机电结构13间会形成一静电力量，可能影响微机电元件10操作时的动作而造成困扰。

有鉴于此，本发明即针对上述现有技术的不足，提出利用一种具有低基板电耦合效应的微机电元件，以降低来自基板的影响所造成微机电元件操作的困扰。

发明内容

本发明的目的在于克服现有技术的不足与缺陷，提出一种具有低基板电耦合效应的微机电元件，以降低来自基板的影响所造成微机电元件操作的困扰。

为达上述目的，根据其中一个观点，本发明提供一种微机电元件，通过一CMOS半导体制程所制作，在该CMOS半导体制程中，也制作了一CMOS电路中的晶体管元件，此晶体管元件的元件区由场氧化层所定义，该微机电元件包含：一基板；至少一锚部，包含一氧化层、以及位于该氧化层上方的连接结构，其中该氧化层与该场氧化层以相同的制程步骤制作而具有相对应的厚度，该氧化层与该基板连接；以及至少一微机电结构，连接于该锚部的该连接结构。

本发明的一实施例中，该连接结构为多层结构，其中至少有一层的出平面投影面积小于该氧化层的出平面投影面积。

本发明的一实施例中，该连接结构包含对应于该CMOS半导体制程的至少一内连线通道层、至少一内连线金属层及至少一内连线通道层，且这些内连线层的出平面投影面积皆小于该氧化层的出平面投影面积。

本发明的一实施例中，该基板包含多个凹状结构，该些凹状结构设于该基板面向于该微机电结构的一侧。

为达上述目的，根据另一观点，本发明提供一种微机电元件，其包含：一基板；至少一锚部，包含一氧化层、以及位于该氧化层上方的连接结构，该氧化层与该基板连接；至少一微机电结构，连接于该锚部的该连接结构；其中，该连接结构为多层结构，其中至少有一层的出平面投影面积小于该氧化层的出平面投影面积。

本发明的一实施例中，该微机电元件通过一CMOS半导体制程所制作，又该连接结构包含对应于该CMOS半导体制程的至少一内连线通道层、至少一内连线金属层及至少一内连线通道层，且这些内连线层的出平面投影面积皆小于该氧化层的出平面投影面积。

为达上述目的，根据另一观点，本发明提供一种微机电元件，其包含：一基板，包含多个凹状结构；至少一锚部，包含一氧化层、以及位于该氧化层上方的连接结构，该氧化层与该基板连接；至少一微机电结构，连接于该锚部的该连接结构；其中，该些凹状结构设于该基板面向于该微机电结构的一侧、对应于该微机电结构的位置。

本发明的一实施例中，该连接结构为多层结构，其中至少有一层的出平面投影面积小于该氧化层的出平面投影面积。

本发明的一实施例中，该微机电元件通过一CMOS半导体制程所制作，又该连接结构包含对应于该CMOS半导体制程的至少一内连线通道层、至少一内连线金属层及至少一内连线通道层，且这些内连线层的出平面投影面积皆小于该氧化层的出平面投影面积。

下面通过具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。

附图说明

图1显示现有技术的微机电元件；