[发明专利]用以降低编程干扰的存储器装置及其编程方法有效
| 申请号: | 201410508068.0 | 申请日: | 2014-09-28 |
| 公开(公告)号: | CN105280224B | 公开(公告)日: | 2019-06-28 |
| 发明(设计)人: | 张国彬;张智慎 | 申请(专利权)人: | 旺宏电子股份有限公司 |
| 主分类号: | G11C16/06 | 分类号: | G11C16/06;G11C16/10 |
| 代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 任岩 |
| 地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 用以 降低 编程 干扰 存储器 装置 及其 方法 | ||
1.一种存储器装置,包括:
一存储单元阵列结构,该阵列结构是组织为包括多个偶数页、多个奇数页及多列,这些列垂直于这些偶数页与奇数页,使得每一列包括多个第一存储单元与第二存储单元,这些第一存储单元位于这些偶数页上,这些第二存储单元位于这些奇数页上;
一第一串行选择结构,设置于该阵列结构的一第一侧且连接于这些偶数页;
一第二串行选择结构,设置于该阵列结构的一第二侧且连接于这些奇数页,该第二侧相对于该第一侧;以及
一控制器,可操作地连接于该阵列结构、该第一串行选择结构与该第二串行选择结构;
其中该控制器是可操作,以由最靠近于该第一侧的一第一列中的这些第一存储单元开始,编程该偶数页,且
其中该控制器更可操作,以由最远离该第一侧的一最终列中的这些第二存储单元开始,编程该奇数页。
2.根据权利要求1所述的存储器装置,其中这些第一存储单元中的每一存储单元是各自被编程,使得当编程这些第一存储单元中的一存储单元时,抑制这些第一存储单元中的其他存储单元被编程。
3.根据权利要求1所述的存储器装置,其中在该第一列的这些第一存储单元中的所有存储单元,于一第一时段内同时被编程。
4.根据权利要求3所述的存储器装置,其中在该最终列的这些第二存储单元中的所有存储单元,于一第二时段内同时被编程。
5.根据权利要求1所述的存储器装置,其中该阵列结构为一三维与非门快闪阵列结构。
6.一种编程一阵列结构的存储单元的方法,该阵列结构是组织为包括多个偶数页、多个奇数页及多列,这些列垂直于这些偶数页与奇数页,使得每一列包括多个第一存储单元与第二存储单元,这些第一存储单元位于这些偶数页上,这些第二存储单元位于这些奇数页上,该方法包括:
以一第一串行选择结构选择这些偶数页,该第一串行选择结构被提供于该阵列结构的一第一侧并连接这些偶数页,且该第一串行选择结构最靠近一第一列;
通过一控制器编程这些偶数页,开始于该第一列中的这些第一存储单元;
以一第二串行选择结构选择这些奇数页,该第二串行选择结构被提供于该阵列结构的一第二侧并连接这些奇数页,且该第二串行选择结构最靠近一最终列;以及
通过该控制器编程这些奇数页,开始于该最终列中的这些第二存储单元。
7.根据权利要求6所述的方法,其中这些第一存储单元中的每一存储单元是各自被编程,使得当编程这些第一存储单元中的一存储单元时,抑制这些第一存储单元中的其他存储单元被编程。
8.根据权利要求6所述的方法,其中在该第一列的这些第一存储单元中的所有存储单元,于一第一时段内同时被编程。
9.根据权利要求8所述的方法,其中在该最终列的这些第二存储单元中的所有存储单元,于一第二时段内同时被编程。
10.根据权利要求6所述的方法,其中该阵列结构为一三维与非门快闪阵列结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410508068.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种Nand Flash参数的读取方法
- 下一篇:半导体存储器件及其操作方法





