[发明专利]用于多个顺序地址转换的合并的TLB结构

说明书

技术领域

本公开涉及计算机技术，更具体地涉及用于在虚拟化环境中高速缓存地址空间之间的转换的系统和方法。

背景技术

在计算机系统中，虚拟化是计算机系统(称为主机)通过其对计算资源(如硬件平台、操作系统、或存储器)进行模拟的过程。典型的主机运行超管理器，该超管理器是创建并运行虚拟机的软件或硬件，也称为客户机。通过硬件虚拟化，超管理器为每个客户机提供一个虚拟硬件操作平台。通过与虚拟操作系统接口连接，客户机访问主机的计算资源以执行其对应的操作。结果是，单个主机可以通过虚拟化同时支持多个操作系统或其他软件。

在典型的主机中，将虚拟操作平台作为“真实的”硬件平台呈现给客户机，意味着该硬件平台的虚拟性质对于客户机来说不应该是可辨别的。进一步地，主机应该避免访问计算资源时客户机之间的冲突。为了完成这些目标，主机可以在客户机软件和物理主机资源之间实施转换方案。关于存储器资源，例如，主机可以支持呈现给对应的客户机的虚拟地址空间。该虚拟地址空间对于客户机作为“真实”(物理)地址空间出现。然而，主机在虚拟地址空间和对应于主机的存储器的物理地址空间之间转换。结果是，主机可以管理多个客户机的存储器资源。

发明内容

本发明的示例实施例提供了用于在虚拟化环境中高速缓存地址空间之间的转换的系统和方法。一种电路可以包括一个被配置成用于存储地址域之间的转换的高速缓存，其中，该高速缓存作为一个第一逻辑部分和一个第二逻辑部分可寻址。该第一逻辑部分被配置成用于存储一个第一地址域和一个第二地址域之间的转换，并且该第二逻辑部分被配置成用于存储该第二地址域与一个第三地址域之间的转换。一个处理器被配置成用于使一个地址请求与该高速缓存匹配并输出一个相应的地址结果。进一步地，一个寄存器被配置成用于定义该第一和第二逻辑部分之间的边界。

在进一步的实施例中，该处理器可以使该第一地址域中的一个地址请求与该第一逻辑部分中的多个条目匹配，从而确定一个具有该第二地址域中的一个地址的相应的条目。该处理器还可以使该第一逻辑部分中所确定的条目与该第二逻辑部分中的多个条目匹配，从而确定一个具有该第三地址域中的一个地址的相应的条目，该地址结果包括该第三地址域中的该地址。该处理器可以进一步使该第二地址域中的一个地址请求与该第二逻辑部分中的多个条目匹配，从而确定一个具有该第三地址域中的一个地址的相应的条目，该地址结果包括该第三地址域中的该地址。

在仍进一步的实施例中，该高速缓存中的多个条目的至少一个子集可以包括一个索引标识符，并且可以包括一个解码器以基于该索引标识符定位该高速缓存中的一个条目。该地址请求可以包括该索引标识符的一个指示，并且该索引标识符可以被配置在一个索引标识符序列中，该序列的顺序取决于该地址请求的来源。

在又进一步的实施例中，该边界的位置可以根据一个存储于该寄存器中的值而变化，并且该第一和第二逻辑部分中的至少一个的大小根据该寄存器中所存储的该值而变化。该处理器可以响应于该第一和第二逻辑部分中的该至少一个的该大小被改变来更新该高速缓存中的多个条目。

该第一地址域可以是一个客户机虚拟地址域，该第二地址域可以是一个客户机物理地址域，并且该第三地址域可以是一个根物理地址域。该高速缓存中的每个条目可以包括一个指示该条目是该第一逻辑部分还是该第二逻辑部分的一个成员的位，并且该地址请求可以包括该位对应于所请求的条目的一个指示。

在仍进一步的实施例中，该处理器可以进一步被配置成用于在给定时间段内抑制多个匹配条目所导致的一次异常，该异常可以例如发生于在发送该地址请求的多个来源之间过渡时。该高速缓存中的每个条目可以包括一个指示与该条目相关联的一个来源的位。该处理器可以基于该地址请求的来源控制对该第一部分和该第二部分的访问。

在又进一步的实施例中，该高速缓存作为一个第三逻辑部分可寻址，该第三逻辑部分被配置成用于存储该第三地址域与一个第四地址域之间的转换。该寄存器可以定义该第二和第三逻辑部分之间的边界。该处理器可以基于该地址请求中的一个指示(如一个或多个位)来搜索这些逻辑部分中的所选择的一个或多个。

在进一步的实施例中，在针对该地址请求检测到该高速缓存中的一个丢失的条目时，该处理器可以输出一个对于对应于该丢失的条目的一种转换的请求。在接收到对应于该丢失的条目的转换时，该处理器可以在例如该高速缓存的一个随机确定的条目处将该转换输入至该高速缓存。该第一逻辑部分可以包括一个第一索引并且该第二逻辑部分可以包括一个第二索引，其中，该第二索引是该第一索引的一个求逆。