[发明专利]半导体器件及其形成方法、静态随机存储器的形成方法

说明书

本发明提供了一种半导体器件及其形成方法、静态随机存储器的形成方法，晶体管的栅极结构中的绝缘层为两层结构，即氧化硅绝缘层和氮化硅绝缘层，这两层绝缘层的是先干法刻蚀所述氮化硅绝缘层，接着再湿法刻蚀所述氧化硅绝缘层，在湿法刻蚀所述氧化硅绝缘层的过程的同时还可以去除掉干法刻蚀氮化硅绝缘层的过程中所残留的氮化硅颗粒，从而避免了残留的氮化硅颗粒导致栅极结构存在残留缺陷的问题，提高了产品良率。

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种半导体器件及其形成方法、静态随机存储器的形成方法。

背景技术

静态随机存储器(Static Random Access Memory，SRAM)广泛应用于PC、个人通信、消费电子产品(例如：数码相机)等领域。

结合参考图1和图2，分别示出了现有技术6T结构的SRAM存储器中存储单元的电路图和俯视图。其中，所述存储单元包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3以及第四NMOS晶体管N4。所述第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2形成双稳态电路，所述双稳态电路形成一个锁存器用于锁存数据信息。所述第一PMOS晶体管P1和第二PMOS晶体管P2为上拉晶体管；所述第一NMOS晶体管N1和第二NMOS晶体管N2为下拉晶体管；所述第三NMOS晶体管N3和第四NMOS晶体管N4为传输晶体管。

具体的，第一PMOS晶体管P1的栅极结构、第一NMOS晶体管N1的栅极结构、第二PMOS晶体管P2的漏极、第二NMOS晶体管N2的漏极、第四NMOS晶体管N4的源极电连接，形成第一存储节点11；第二PMOS晶体管P2的栅极结构、第二NMOS晶体管N2的栅极结构、第一PMOS晶体管P1的漏极、第一NMOS晶体管N1的漏极、第三NMOS晶体管N3的源极电连接，形成第二存储节点12。第三NMOS晶体管N3和第四NMOS晶体管N4的栅极结构与字线WL电连接；第三NMOS晶体管N3的漏极与第一位线BL电连接，第四NMOS晶体管N4的漏极与第二位线(互补位线)BLB电连接；第一PMOS晶体管P1的源极和第二PMOS晶体管P2的源极与电源线Vdd电连接；第一NMOS晶体管N1的源极和第二NMOS晶体管N2的源极与地线Vss电连接。在对所述SRAM存储器进行读操作时，会有电流从高电平的第一位线BL、第二位线BLB流向低电平的第一存储节点11或第二存储节点12；在对所述SRAM存储器进行写操作时，会有电流从高电平的第一存储节点11或第二存储节点12流向低电平的第一位线BL或第二位线BLB。

现有技术中为了实现晶体管栅极结构、源极或漏极的连接，通常在栅极结构、源极或漏极的上方设置连接插塞，所述连接插塞用于将栅极结构、源极或漏极引出，以实现与其他器件的连接。在公开号为US2007/0241411A1的美国专利中公开了一种SRAM存储器，参考图3，所述晶体管包括：半导体衬底10；形成于所述半导体衬底10上的栅极结构，所述栅极结构包括依次位于所述半导体衬底10上的栅介质层116B、栅电极层118B、接触层119B，所述栅极结构还包括位于所述栅介质层116B、栅电极层118B、接触层119B两侧的侧墙122B，所述晶体管还包括位于所述栅电极层118B上方的连接插塞G，所述连接插塞G形成于层间介质层104中，将所述晶体管的栅电极层118B引出。然而，所述连接插塞G的存在占据了较多的晶体管之间的空间，使SRAM存储器的尺寸较大。