[发明专利]灵敏放大器以及存储器

说明书

本发明揭示了一种灵敏放大器，包括控制单元、变换器，第一电流镜单元、第一分压单元、第二分压单元、第二电流镜单元、第三分压单元以及第四分压单元。控制单元接收一输入信号和一时钟信号，在所述时钟信号为高电位时，所述控制单元输出一与所述输入信号相同的控制信号，在所述时钟信号为低电位时，所述控制单元不输出所述控制信号所述第一分压单元、第二分压单元、第三分压单元、第四分压单元均不工作，从而避免存储单元之间的干扰。本发明还提供一种包含上述灵敏放大器的存储器。

技术领域

本发明涉及存储器电路技术领域，特别是涉及一种灵敏放大器以及存储器。

背景技术

静态随机存取存储器(SRAM，Static Random Access Memory)嵌入到几乎所有的大规模集成电路中，并且在要求高速、高集成度、低功耗、低电压、低成本、短周期的应用中起到了关键性的作用。SRAM可包括不同数目的晶体管，并经常根据晶体管的数目而命名，例如，6晶体管(6-T)SRAM、8晶体管(8-T)SRAM等等。

SRAM主要包括存储阵列和外围辅助电路两部分。存储阵列是SRAM的核心组成部分，起着存储数据的作用；存储阵列的结构相对固定，性能一般由集成电路制造工艺水平决定。外围辅助电路包括灵敏放大器(SA，Sense Amplifier)、译码电路、输入输出电路、时序产生电路等等。其中，灵敏放大器是外围辅助电路的一个重要组成部分，灵敏放大器性能的优劣对SRAM的速度等性能的提升有重要影响。

在现有技术中，灵敏放大器感应位线(bit-line)上的小信号变化并通过放大所述小信号变化来得到存储阵列中存储单元上储存的数据。然而，采用现有技术的灵敏放大器，存储单元很容易受干扰。

发明内容

本发明的目的在于，提供一种灵敏放大器以及存储器，有利于减小存储单元间的干扰。

为解决上述技术问题，本发明提供一种灵敏放大器，包括：

控制单元，接收一输入信号和一时钟信号，在所述时钟信号为高电位时，所述控制单元输出一与所述输入信号相同的控制信号，在所述时钟信号为低电位时，所述控制单元不输出所述控制信号；

变换器，将所述控制信号转换为相反的反相控制信号；

第一电流镜单元，所述第一电流镜单元的输入端连接一第一参考节点，所述第一电流镜单元的输出端连接一第一输出节点；

第一分压单元，接收所述控制信号，在所述控制信号为高电位时，拉低所述第一输出节点的电压；

第二分压单元，接收所述反相控制信号，在所述反相控制信号为低电位时，所述第一参考节点充电；

第二电流镜单元，所述第二电流镜单元的输入端连接一第二参考节点，所述第二电流镜单元的输出端连接一第二输出节点；

第三分压单元，接收所述控制信号，在所述控制信号为高电位时，拉低所述第二输出节点的电压；以及

第四分压单元，接收所述反相控制信号，在所述反相控制信号为低电位时，所述第二参考节点充电。

可选的，所述灵敏放大器还包括：

第一预充电单元，接收所述时钟信号，在所述时钟信号为低电位时，所述第一预充电单元对所述第一输出节点充电；

第二预充电单元，接收所述时钟信号，在所述时钟信号为低电位时，所述第二预充电单元对所述第二输出节点充电。

可选的，所述第一预充电单元包括一第一PMOS管，所述第一PMOS管的栅极接收所述时钟信号，所述第一PMOS管的源极接工作电压，所述第一PMOS管的漏极连接所述第一输出节点。