[发明专利]一种模数转换器的自适应校正启动电路

说明书

技术领域

本发明涉及模数转换器技术领域，尤其是涉及一种模数转换器的自适应校正启动电路。

背景技术

模数转换器（ADC）是模拟信号向数字信号转换的桥梁，在混合信号系统中起着非常重要的作用。尽管自然界的实际物理信号都是模拟信号，但是当前大多数的信号处理和信号存储都在数字领域实现。随着 CMOS集成电路制造工艺的迅速发展，数字信号处理技术的功能更加复杂化和多样化。作为模拟世界与数字领域之间的接口，数字信号处理技术对 ADC 性能要求越来越高，高性能 ADC 已经成为现代信号处理系统中不可缺少的一部分。

为了解决在深亚微米甚至纳米 CMOS 工艺下 ADC 设计的困难，提高集成电路尺寸的持续可缩小性，近年来研究者提出了各种各样的方案。例如 Brooks提出了基于过零原理的电路，摒弃了对电压信号放大的操作，而采用将电压信号转换到电流域，再对电流信号进行放大的方案。另外 Krishna提出的电流模式的 ADC采用了电流相减技术来替代传统的电压运算放大器等。这些方法在电流域或时间域处理模拟信号，去除了供电电压和可用信号摆幅的降低对信号SNR（信噪比）造成的不利影响，但是通常会以牺牲电路的其他性能指标为代价，例如芯片面积、带宽或者功耗。

考虑到工艺演进对数字电路带来的持续优势和混合信号电路发展的趋势，一种使用数字信号处理方法来补偿或者校正 CMOS 工艺下模拟电路的缺陷、提高电路性能的技术得到了广泛关注和快速发展。这就是所谓的数字校正技术。这种技术可以突破芯片工艺条件和电路设计水平的限制，使用DSP由电路中非确定性因素引起的制造过程中的失配（如电容大小误差）、谐波失真（如放大器的非线性）等，从而提高了 ADC 的精度和线性度。

而在数字校正技术中，校正启动电路具有举足轻重的作用。校正启动电路主要是在接收到模拟信号后进行一定的处理，并产生相应的校正使能信号。但是现有技术中的校正启动电路总是具有一些不足，有些启动电路判别依据不合理，以至于出现无效信号到来时，校正电路也被启动的情况；有些启动电路在校正电路正常工作后还一直处在工作状态，从而浪费了功耗；有些启动电路虽然在校正电路正常工作后不会在工作，节省了功耗，但是在电路需要再次校正时，无法正常启动二次校正功能。

发明内容

本发明的目的之一是提供一种能够在待测信号稳定以后才启动校正电路的校正启动电路。

本发明的目的之一是提供一种能够在校正电路正常工作后停止工作的校正启动电路。

本发明公开的技术方案包括：

提供了一种模数转换器的自适应校正启动电路，其特征在于，包括：信号判别电路10，所述信号判别电路10接收待测信号、对待测信号进行判定并基于判定结果产生第一控制信号EN，并且将电源电压的模拟电平转换为数字电平；时钟控制电路20，所述时钟控制电路20产生时钟控制信号CK；延时电路30，所述延时电路30接收所述第一控制信号EN和所述时钟控制信号CK，并将所述第一控制信号EN延时至少一个周期，输出延时第一控制信号EN_delay；输出电路40，所述输出电路根据所述延时第一控制信号EN_delay、所述时钟控制信号CK和所述第一控制信号EN产生校正控制信号Cali_EN和第一输出信号On；其中所述时钟控制电路20基于所述校正控制信号Cali_EN、所述第一输出信号On和时钟信号clk产生所述时钟控制信号CK。

本发明的一个实施例中，所述信号判别电路10包括第一与非门101、反相器102和电平转换电路103，其中：所述第一与非门101的第一输入端连接到所述待测信号test，所述第一与非门101的输出端连接到所述反相器102的输入端；所述反相器102的输出端连接到所述电平转换电路103的输入端，所述电平转换电路103的输出端输出所述第一控制信号EN。

本发明的一个实施例中，所述时钟控制电路20包括第二与非门201和第一与门202，其中：所述第二与非门201的第一输入端连接到所述校正控制信号Cali_EN，所述第二与非门201的第二输入端连接到所述第一输出信号On，所述第二与非门201的输出端连接到所述第一与门202的第二输入端；所述第一与门202的第一输入端连接到所述时钟信号clk，所述第一与门202的输出端输出所述时钟控制信号CK。

本发明的一个实施例中，所述延时电路30包括延时单元电路301，所述延时单元电路301的第一输入端连接到所述时钟控制信号CK，所述延时单元电路301的使能输入端连接到所述第一控制信号EN。