[发明专利]一种模数转换器的自适应校正启动电路有效
申请号: | 201410485217.6 | 申请日: | 2014-09-22 |
公开(公告)号: | CN104270149B | 公开(公告)日: | 2017-10-27 |
发明(设计)人: | 吕坚;阙隆成;张壤匀;牛润梅;周云 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H03M1/10 | 分类号: | H03M1/10 |
代理公司: | 成都行之专利代理事务所(普通合伙)51220 | 代理人: | 谭新民 |
地址: | 610000 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 转换器 自适应 校正 启动 电路 | ||
1.一种模数转换器的自适应校正启动电路,其特征在于,包括:
信号判别电路(10),所述信号判别电路(10)接收待测信号、对待测信号进行判定并基于判定结果产生第一控制信号(EN),并且将电源电压的模拟电平转换为数字电平;
时钟控制电路(20),所述时钟控制电路(20)产生时钟控制信号(CK);
延时电路(30),所述延时电路(30)接收所述第一控制信号(EN)和所述时钟控制信号(CK),并将所述第一控制信号(EN)延时至少一个周期,输出延时第一控制信号(EN_delay);
输出电路(40),所述输出电路根据所述延时第一控制信号(EN_delay)、所述时钟控制信号(CK)和所述第一控制信号(EN)产生校正控制信号(Cali_EN)和第一输出信号(On);
其中所述时钟控制电路(20)基于所述校正控制信号(Cali_EN)、所述第一输出信号(On)和时钟信号(clk)产生所述时钟控制信号(CK)。
2.如权利要求1所述的电路,其特征在于:所述信号判别电路(10)包括第一与非门(101)、反相器(102)和电平转换电路(103),其中:
所述第一与非门(101)的第一输入端连接到所述待测信号(test),所述第一与非门(101)的输出端连接到所述反相器(102)的输入端;
所述反相器(102)的输出端连接到所述电平转换电路(103)的输入端,所述电平转换电路(103)的输出端输出所述第一控制信号(EN)。
3.如权利要求1或者2所述的电路,其特征在于:所述时钟控制电路(20)包括第二与非门(201)和第一与门(202),其中:
所述第二与非门(201)的第一输入端连接到所述校正控制信号(Cali_EN),所述第二与非门(201)的第二输入端连接到所述第一输出信号(On),所述第二与非门(201)的输出端连接到所述第一与门(202)的第二输入端;
所述第一与门(202)的第一输入端连接到所述时钟信号(clk),所述第一与门(202)的输出端输出所述时钟控制信号(CK)。
4.如权利要求1或者2所述的电路,其特征在于:所述延时电路(30)包括延时单元电路(301),所述延时单元电路(301)的第一输入端连接到所述时钟控制信号(CK),所述延时单元电路(301)的使能输入端连接到所述第一控制信号(EN)。
5.如权利要求1或者2所述的电路,其特征在于:所述输出电路(40)包括第二与门(401)和D触发器(403),其中:
所述第二与门(401)的第一输入端连接到所述延时第一控制信号(EN_delay),所述第二与门(401)的第二输入端连接到所述第一控制信号(EN),所述第二与门(401)的输出端输出所述第一输出信号(On)并且连接到所述D触发器(403)的第一输入端(RST);
所述D触发器(403)的第二输入端(CLK)连接到所述时钟控制信号(CK),所述D触发器(403)的输出端输出所述校正控制信号(Cali_EN)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410485217.6/1.html,转载请声明来源钻瓜专利网。