[发明专利]半导体封装件及其制法

说明书

技术领域

本发明有关一种半导体封装件的制法，尤指一种提升产能的半导 体封装件及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能 的趋势。为了满足半导体封装件微型化(miniaturization)的封装需 求，发展出晶圆级封装(WaferLevelPackaging,WLP)的技术。

如图1A至图1E，其为现有晶圆级半导体封装件1的制法的剖面示 意图。

如图1A所示，形成一热化离型胶层(thermalreleasetape)11 于一承载件10上。

接着，置放多个半导体元件12于该热化离型胶层11上，该些半 导体元件12具有相对的主动面12a与非主动面12b，各该主动面12a 上均具有多个电极垫120，且各该主动面12a粘着于该热化离型胶层 11上。

如图1B所示，形成一封装胶体13于该热化离型胶层11上，以包 覆该半导体元件12，且使该半导体元件12的非主动面12b外露于该封 装胶体13。

如图1C所示，于该封装胶体13及该半导体元件12的非主动面12b 上藉由一结合层170贴覆一支撑件17，再烘烤该封装胶体13以硬化该 热化离型胶层11而移除该热化离型胶层11与该承载件10，使该半导 体元件12的主动面12a外露。之后，固化(curing)该封装胶体13。

如图1D所示，进行线路重布层(Redistributionlayer,RDL)制 程，形成一线路重布结构14于该封装胶体13与该半导体元件12的主 动面12a上，令该线路重布结构14电性连接该半导体元件12的电极 垫120。

接着，形成一绝缘保护层15于该线路重布结构14上，且该绝缘 保护层15外露该线路重布结构14的部分表面，以供结合如焊球的导 电元件16。

如图1E所示，沿如图1D所示的切割路径S进行切单制程，以获 取多个半导体封装件1(即封装单元)。

现有半导体封装件1的制法为晶圆级(waferform)，而为降低 生产成本，以整版面形式(Panelform)制作。目前制作的整版面形式 的尺寸，其长与宽分别为370㎜×470㎜，目标发展为600㎜×700㎜。

然而，现有半导体封装件1的制法中，目前现有切单机台最大仅 能置放100㎜×240㎜，因而无法放置370㎜×470㎜或更大尺寸，所 以现阶段需先以人工方式切割成适合尺寸，再放入现有切单机中，导 致难以提升产量。

此外，若要直接将370㎜×470㎜或更大尺寸的版面进行切单制 程，需额外特制机台，导致产品制作成本提高。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决 的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种半导体封装件及 其制法，藉由支撑框的设计，以将整版面结构分割成所需尺寸的封装 区块，而于后续可以现有机台进行切单制程，所以能省去机台开发的 成本。

本发明的半导体封装件，为整版面结构，其包括：一支撑框，其 具有多个置放区；多个电子元件，其容置于各该置放区中，且单一该 置放区中设有多个个该电子元件；以及封装材，其形成于该些置放区 中以包覆该些电子元件。

本发明还提供一种半导体封装件，其为封装区块，其包括：一支 撑框，其仅具有一置放区；多个电子元件，其容置于该置放区中；以 及封装材，其形成于该置放区中以包覆该些电子元件。

前述的两种半导体封装件中，还包括一承载体，其形成于该封装 材上。

本发明还提供一种半导体封装件的制法，其包括：提供一其上设 有一支撑框与多个电子元件的承载件，且该支撑框具有多个容置各该 电子元件的置放区，并于该承载件上形成有包覆该些电子元件与该支 撑框的封装材；结合一承载体于该封装材上；移除该承载件；以及沿 该些置放区进行分离制程。

前述的制法中，还包括于进行该分离制程后，移除该承载体。

前述的制法中，还包括于移除该承载件后，先移除该承载体，再 进行该分离制程。

前述的制法中，还包括于进行该分离制程后，进行切单制程。

前述的两种半导体封装件及其制法中，该电子元件具有相对的主 动面与非主动面，且该电子元件以其主动面结合于该承载件上。