[发明专利]将银纳米材料嵌入到裸片背侧中以增强封装性能及可靠性

说明书

技术领域

本文中所描述的发明一般来说涉及半导体装置封装及相关联裸片附着方法。明确地说，本发明涉及成本效益以及在以经模制封装实施时提供较好电及热性能的抗脱层封装及封装方法。本文中的原理还适用于其它半导体封装及装置。

背景技术

本发明一般来说涉及集成电路(IC)的封装。更明确地说，裸片与裸片附着材料之间的界面经工程处理以减少裸片与裸片附着垫之间的脱层并改进电及热性能，从而增强封装可靠性。

存在用于封装集成电路(IC)裸片的若干种常规工艺。以实例方式，许多IC封装利用金属引线框架。引线框架通常包含多个引线或触点及任选地裸片附着垫(板)，裸片可借助于适合粘合剂材料物理附着于所述裸片附着垫上。裸片通常通过适当连接器(例如接合线)电连接到引线框架引线。一般来说，裸片及引线框架的部分用模制材料来囊封以保护电连接及裸片的作用侧上的微小电组件。

在测试及操作期间，封装可重复地暴露于温度循环及其它环境应力。以实例方式，一些测试协议需要在高达150℃与低到-65℃的温度之间循环。温度的此些极端改变可导致裸片从裸片附着垫的脱层，此又可导致不良电及热性能、附着到裸片表面上的接合垫的线接合的剪切及其它问题。

鉴于前述内容，仍需继续努力以减小裸片脱层的可能性及IC封装中的其它损坏。

发明内容

以下呈现简化概要，以便提供对本发明的一或多个方面的基本理解。此概要并非本发明的扩展概述，且既不打算识别本发明的关键性或决定性元素，也不打算描写其范围。而是，所述概要的主要目的是以简化形式呈现本发明的一些概念，以作为稍后所呈现的较详细说明的前言。

根据本发明的实施例，提供一种设备。所述设备包括：半导体裸片，其具有顶侧及背侧；多个腔，其在所述半导体裸片的所述背侧中，其中所述多个腔中的每一者含有嵌入式银结构；衬底，其具有顶侧及背侧；实质上均匀的银填充裸片附着粘合剂层，其在所述衬底的所述顶侧上；其中在维持所述裸片的顶部表面与所述衬底的顶部表面平行的同时将集成电路裸片的所述背侧定位于裸片附着粘合剂上；且其中所述半导体裸片通过将嵌入裸片的背侧中的所述银粒子烧结到裸片附着粘合剂中的所述银而机械附着到所述衬底。

根据本发明的另一实施例，一种将半导体裸片附着到衬底的方法包括以下步骤：提供含有集成电路的半导体晶片，其中所述晶片具有顶侧及背侧；将含有银粒子的油墨印刷到所述晶片的所述背侧；使用金属辅助化学蚀刻在所述晶片的所述背侧上蚀刻多个腔以将银粒子嵌入所述晶片的所述背侧中的所述多个腔中；将所述半导体晶片分离成个别集成电路裸片；提供具有顶侧及背侧的衬底；将实质上均匀的银粒子填充粘合剂层施加到所述衬底的所述顶侧；在维持所述裸片的顶部表面与所述衬底的顶部表面平行的同时将集成电路裸片的所述背侧定位于所述裸片附着粘合剂上；及将嵌入裸片的背侧中的所述银粒子烧结到裸片附着粘合剂中的所述银以将所述集成电路裸片机械附着到所述衬底。

附图说明

图1是根据本发明的实施例的包含安装到引线框架或经层压衬底上的裸片的所关注区的扩展视图的横截面图。

图2到图4是根据本发明的实施例而形成的晶片的制作的步骤的图解。

图5是硅晶片中的局部区域的金属辅助化学蚀刻的图解。

图6是根据本发明的实施例的用于工程处理裸片背侧及将裸片安装到衬底(引线框架或经层压衬底)的工艺的流程图。

在图式中，相似元件符号有时用以标示相似结构元件。还应了解，各图中的描绘为示意性的且并非按比例绘制。

具体实施方式

参考附图描述本发明。所述各图未按比例绘制且其仅为图解说明本发明而提供。下文参考用于图解说明的实例应用来描述本发明的几个方面。应理解，众多特定细节、关系和方法经陈述以提供对本发明的理解。然而，所属领域的技术人员将易于认识到，可在不具有特定细节中的一或多者的情况下或借助其它方法来实践本发明。在其它例子中，未详细展示众所周知的结构或操作以避免使本发明模糊。本发明不限于动作或事件的所图解说明次序，因为一些动作可以不同次序发生和/或与其它动作或事件同时发生。此外，未必需要所有所图解说明动作或事件来实施根据本发明的方法。

本发明一般来说涉及集成电路的封装。如背景部分中所阐释，集成电路(IC)封装的测试和操作可使封装经受温度极限和其它应力。这些应力可导致脱层且使封装的性能降级。本发明提供经设计以帮助抵消这些应力和减少脱层且改进电和热性能的半导体封装和方法。