[发明专利]具有降低功率消耗的滤波辐射硬化触发器

说明书

本发明涉及具有降低功率消耗的滤波辐射硬化触发器，提供了一种触发器电路，具有第一级和第二级。第一级和第二级分别具有交叉滤波器。

技术领域

本公开的实施方式整体上涉及电子电路，且更具体地，涉及一种减轻对单粒子(event，事件)翻转和单粒子瞬态脉冲(SET)的敏感度的滤波低功率、辐射硬化(radiationhardened)触发器电路。

背景技术

在高性能的数字专用集成电路(ASIC)和混合信号片上系统(SOC)的逻辑管线中可使用触发器。随着技术规模的扩大，功率密度通常增大，从而使得有必要开发出使用较低功率的新逻辑电路。在针对空间应用设计的ASIC和SOC中，这种趋势甚至更为明显，其中，用于减轻由高能粒子引起的单粒子效应(SEE)的空间和时间冗余技术可加剧对功率密度关注度的恶化。

触发器中的单粒子可翻转存储数据，从而导致单粒子翻转(SEU)。逻辑门中的单粒子创建可以由触发器捕获的单粒子瞬态脉冲(SET)。

空间冗余可用于减轻触发器中的SEU。空间冗余指触发器的两个或者更多个副本可用于降低对触发器中翻转的敏感度。瞬态滤波器可进一步用于减少或者消除在触发器之前的逻辑中产生的瞬态脉冲并且用于保持由触发器捕获的瞬态脉冲。添加一个或者多个冗余触发器和瞬态滤波器通常增加功率并且显著降低性能。冗余影响取决于触发器拓扑，而对于所有触发器拓扑，瞬态滤波器的影响相似。

具有瞬态滤波器的双互锁存储单元(DICE)触发器可用于移除触发器输入处的SET。DICE触发器通过使两个触发器的存储节点互锁而具有改进的SEU容差。然而，DICE触发器通常使用至少两倍于非硬化触发器的功率。

三模冗余(TMR)触发器通过三倍于触发器并且使用多数表决器选择正确结果还具有改进的SEU容差。然而，TMR触发器通常使用多于3倍的非硬化触发器功率。

阻容(RC)滤波器可用于减轻触发器中的SEU。然而，在现代化工艺技术中，电阻器和电容器通常需要非常大的面积。

因此，将希望提供一种克服上述问题和其他问题的系统和方法。

发明内容

根据一种实施方式，触发器电路具有第一级和第二级。第一级和第二级均具有交叉(interleaved)滤波器。

根据另一实施方式，触发器电路具有第一级。第一级具有第一级交叉滤波器和耦接至第一级交叉滤波器的输入和耦接至第一级交叉滤波器的输出的第一级反馈反相器(inverter)。触发器电路具有第二级。第二级具有第二级交叉滤波器和耦接至第二级交叉滤波器的输入和耦接至第二级交叉滤波器的输出的第二级反馈反相器。开关设备耦接在第一级与第二级之间。

根据又一实施方式，多级触发器电路具有耦接至多级触发器的输入的第一级交叉滤波器。第一级反馈反相器耦接至多级触发器的输入并且耦接至第一级交叉滤波器的输出。第二级交叉滤波器耦接至第一级交叉滤波器的输出。第二级反馈反相器耦接至第一级交叉滤波器的输出并且耦接至第二级交叉滤波器的输出。开关设备耦接在第一级与第二级之间。

此外，本公开包括根据下列条款的实施方式：

条款1.一种触发器电路，包括：第一级；和第二级，其中，所述第一级和所述第二级分别具有交叉滤波器。

条款2.根据条款1所述的触发器电路，其中，所述第一级的所述交叉滤波器包括：第一级延迟电路；和第一级输出缓冲器，所述第一级输出缓冲器具有耦接至所述触发器电路的输入的第一输入和耦接至所述第一级延迟电路的输出的第二输入。

条款3.根据条款2所述的触发器电路，进一步包括耦接在所述第一级输出缓冲器的输出与所述触发器的所述输入之间的第一级反馈反相器。

条款4.根据条款2所述的触发器电路，其中，所述第一级延迟电路具有固定延迟。