[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，更具体地，涉及一种纳米级介质孔的制备和刻蚀技术。

背景技术

随着集成电路器件根据摩尔定律的要求持续微缩，及消费市场对更先进器件的需求，当前先进的逻辑CMOS器件技术已经达到22nm节点，并有望准时进入14/16nm节点。这对许多工艺技术提出了挑战，特别是刻蚀技术，由于它形成了器件的图形，使得集成电路的制造成为可能。其中，介质孔刻蚀是CMOS超大规模集成电路的关键技术，主要包括前段的接触孔刻蚀及后段铜互连线的通孔刻蚀。另外，随着3DFinfet技术的引入，传统的接触孔结构由向接触沟槽结构转变的趋势。另外，对于先进的存储器而言，深宽比已经达到了40:1以上的比例，这更加增添了挑战。

对于接触孔而言，根据技术节点的不同，采用的介质主要是无掺杂或者掺杂B、P等的二氧化硅材料，对它们的刻蚀主要采用碳氟基气体来实现。为了获得较高的刻蚀深度及可控的刻蚀形貌，往往采用较高的功率及在刻蚀过程中能够产生较多高分子聚合物的刻蚀气体，如C₄F₆、C₄F₈。另外，对于低K材料而言，由于刻蚀中会产生损伤使得K值增加，导致互连线延时滞后。因此，在刻蚀过程中，不能采用较高的功率及含有氧气较多的刻蚀气体。

除了上述挑战外，当前，先进技术节点的接触孔及通孔大小有望进入亚50nm。为了获得如此小的尺寸，光刻胶的厚度必须降低以实现更高的分辨率。同时，由于光刻胶对介质材料的抗蚀性变得更低，使得单纯采用光刻胶作为掩模来形成合适的孔已不可能。另外，传统的硬掩模如氧化硅和氮化硅难以对介质孔材料有高的刻蚀选择比，因此，必须选择合适的硬掩模并且要有较高的刻蚀选择比。这些都对孔的刻蚀提出了挑战。

在选择合适的硬掩模外，还需要考虑到如此小尺寸的深孔所具有的较高深宽比。在刻蚀过程中，孔内会产生较多的聚合物，而难以及时的抽出，易于导致刻蚀抑制从而使得刻蚀停止。因此，需要开发合适的刻蚀工艺以去除孔内及侧壁上的聚合物。

发明内容

有鉴于此，本发明的目的在于提供一种创新性的纳米级介质孔的刻蚀方法，提高侧壁陡直度以及深宽比，同时还能提高绝缘介质填充率，最终提高了器件的可靠性。

实现本发明的上述目的，是通过提供一种半导体器件制造方法，包括：步骤1，在包括下层结构的衬底上形成绝缘介质层；步骤2，在绝缘介质层上形成硬掩模层和软掩模图形；步骤3，以软掩模图形为掩模，对硬掩模层执行第一刻蚀以形成硬掩模图形；步骤4，以硬掩模图形为掩模，对绝缘介质层执行第二刻蚀以形成接触孔或沟槽；步骤5，通入氧化性气体，去除接触孔或沟槽侧壁上的聚合物；步骤6，多次执行步骤4和/或步骤5，直至露出下层结构。

其中，绝缘介质层包括氧化硅、氮化硅、低k材料中的一种或其组合。

其中，硬掩模层材料主要由非晶硅组成。

其中，硬掩模层除了非晶硅的第一层之外，还包括选自多晶硅、非晶碳、氧化硅、氮化硅的任意一种或其组合的多个第二层。

其中，第一刻蚀的反应气体包括选自Cl₂、HBr、SF₆、碳氟基气体中的任意一种或其组合的刻蚀气体，以及选自O₂、CO中的任意一种或其组合的氧化性气体。

其中，第一刻蚀中的碳氟基气体包括选自CF₄、CHF₃、CH₂F₂中的任意一种或其组合的气体。

其中，第二刻蚀的反应气体包括选自CF₄、CHF₃、CH₂F₂、CH₃F、C₄F₆、C₄F₈的任意一种或其组合的碳氟基刻蚀气体。

其中，第二刻蚀的反应气体也包括氧化性气体，并且步骤5中停止通入碳氟基刻蚀气体。

其中，提高碳氟基刻蚀气体中的碳氟比或者减小氧化性气体的比例以形成倾斜的开口侧壁；还可通过减小碳氟基刻蚀气体中的碳氟比或者增大氧化性气体的比例以形成垂直的开口侧壁。

其中，步骤5或步骤4中的氧化性气体选自O₂、CO中的任意一种或其组合。