[发明专利]鸟嘴长度的测试方法及装置

说明书

本发明实施例提供一种鸟嘴长度的测试方法及装置。该方法包括：分别获取第一金属氧化物半导体场效应晶体MOS管的最大跨导值和第二MOS管的最大跨导值；依据所述第一MOS管的最大跨导值和所述第二MOS管的最大跨导获得鸟嘴长度。本发明实施例选用同类型且工艺流程一样的两个MOS管，通过第一MOS管的电特性曲线和第二MOS管的电特性曲线分别测试第一MOS管的最大跨导值和第二MOS管的最大跨导值，依据MOS管的最大跨导值与MOS管的有效沟道宽度成正比、与MOS管的沟道长度成反比，且MOS管的有效沟道宽度为MOS管的预设沟道宽度减去2倍的鸟嘴长度计算鸟嘴长度，提高了对鸟嘴长度测量的精确度。

技术领域

本发明涉及半导体技术，尤其涉及一种鸟嘴长度的测试方法及装置。

背景技术

半导体器件制造工艺是在半导体晶圆上实施的光刻、刻蚀、扩散、氧化、薄膜等一系列工艺步骤。对任意一个半导体器件而言，包括有源区和场区，其中有源区是其主要工作区域，而场区的主要作用在于隔离，场区一般都覆盖有厚厚的氧化层称之为“场氧化层”，场氧化层的厚度通常为2000～30000埃。有关场氧化层的制造方法，有很多种，比如先制作厚氧化层然后采用掩模腐蚀掉有源区的厚氧化层，或在场区制作沟槽然后填充氧化物，或在有源区制作氮化硅掩蔽层然后在场区生长厚氧化层等方法，其中所述第三种工艺方法即行业内常说的硅的选择氧化(Local Oxidation of Silicon,简称LOCOS)工艺。

在实践工艺中，场氧化层通常会侵占一部分有源区，这一区域称之为“鸟嘴”，鸟嘴的长度越大，表示场区侵占有源区的面积越多。本文主要测量以LOCOS工艺制造的MOS管的鸟嘴长度。图1所示，是有源区和场区的剖面示意图，可见，由于场氧化层16出现的鸟嘴长度y，使得实际的有源区X3小于预设的有源区X1，实际的场区X4大于预设的场区X2，实际的场区X4侵占了部分有源区X1。因此，在半导体制造工艺中，非常有必要测试及控制鸟嘴的长度。

在现有方法中，通常都采取解剖、测量半导体器件剖面结构的尺寸，从而测算出鸟嘴的长度，这种通过物理测量的方法存在一定的误差，导致测量的精确度比较低。

发明内容

本发明提供一种鸟嘴长度的测试方法及装置，以提高鸟嘴长度的测量精确度。

本发明的一个方面是提供一种鸟嘴长度的测试方法，包括：

分别获取第一金属氧化物半导体场效应晶体MOS管的最大跨导值和第二MOS管的最大跨导值，所述第一MOS管和所述第二MOS管同类型，所述第一MOS管和所述第二MOS管的工艺流程相同，且所述第一MOS管的预设沟道宽度与所述第二MOS管的预设沟道宽度不同；

依据所述第一MOS管的最大跨导值和所述第二MOS管的最大跨导获得鸟嘴长度。

本发明的另一个方面是提供一种鸟嘴长度的测试装置，包括：

最大跨导值获取模块，用于分别获取第一金属氧化物半导体场效应晶体MOS管的最大跨导值和第二MOS管的最大跨导值，所述第一MOS管和所述第二MOS管同类型，所述第一MOS管和所述第二MOS管的工艺流程相同，且所述第一MOS管的预设沟道宽度与所述第二MOS管的预设沟道宽度不同；

鸟嘴长度计算模块，用于依据所述第一MOS管的最大跨导值和所述第二MOS管的最大跨导获得鸟嘴长度。

本发明提供的鸟嘴长度的测试方法及装置，选用同类型且工艺流程一样的两个MOS管，通过第一MOS管的电特性曲线和第二MOS管的电特性曲线分别测试第一MOS管的最大跨导值和第二MOS管的最大跨导值，依据MOS管的最大跨导值与MOS管的有效沟道宽度成正比、与MOS管的沟道长度成反比，且MOS管的有效沟道宽度为MOS管的预设沟道宽度减去2倍的鸟嘴长度，将第一MOS管的最大跨导值和第二MOS管的最大跨导值相比计算出鸟嘴长度，即采用电参数测试方法，不需要破坏性的测试方法便能测试出鸟嘴长度，提高了对鸟嘴长度测量的精确度。