[发明专利]半导体器件结构及其制造方法

说明书

本发明提供了形成半导体器件结构的方法的实施例。该方法包括在半导体衬底上方形成栅极堆叠件以及在栅极堆叠件的侧壁上方形成密封结构。该方法还包括在半导体衬底、密封结构和栅极堆叠件上方形成伪遮蔽层。该方法还包括在伪遮蔽层上实施离子注入工艺以在半导体衬底中形成源极区和漏极区。此外，该方法包括在形成源极区和漏极区之后去除伪遮蔽层。

技术领域

本发明涉及半导体领域，更具体地，涉及半导体器件结构及其制造方法。

背景技术

半导体集成电路(IC)工业经历了快速的发展。IC材料和设计中的技术进步产生出了一代又一代IC，每代IC都比前一代IC更小更复杂。

在IC演进的过程中，在几何尺寸(即，可以使用制造工艺创建的最小组件(或线))减小的同时，功能密度(即，每芯片面积的互连器件的数量)通常增加。该按比例缩小工艺通过增加生产效率并且降低相关成本提供益处。

然而，这些发展还增加了处理和制造IC的复杂性。由于部件尺寸不断减小，所以制造工艺不断地变得更加难以实施。因此，形成尺寸越来越小的可靠的半导体器件成为挑战。

发明内容

为解决上述问题，本发明提供了一种形成半导体器件结构的方法，包括：在半导体衬底上方形成栅极堆叠件；在栅极堆叠件的侧壁上方形成密封结构；在半导体衬底、密封结构和栅极堆叠件上方形成伪遮蔽层；在伪遮蔽层上实施离子注入工艺以在半导体衬底中形成源极区和漏极区；以及在形成源极区和漏极区之后去除伪遮蔽层。

其中，伪遮蔽层包括光刻胶材料。

该方法进一步包括在形成伪遮蔽层之前，在半导体衬底、密封结构和栅极堆叠件上方形成抗反射介电(ARD)层。

该方法进一步包括去除ARD层。

该方法进一步包括在形成密封结构之后以及在形成伪遮蔽层之前，在半导体衬底中形成轻掺杂的源极区和漏极区(LDS/D)。

该方法进一步包括在半导体衬底、密封结构和栅极堆叠件上方形成蚀刻停止层。

其中，密封结构的宽度在约5nm到约15nm的范围内。

其中，密封结构与栅极堆叠件之间的宽度比率在约0.05到约0.7之间的范围内。

其中，完全去除伪遮蔽层。

该方法进一步包括使用金属栅电极替换栅极堆叠件的栅电极。

此外，还提供了一种形成半导体器件结构的方法，包括：在半导体衬底上方形成第一栅极堆叠件和第二栅极堆叠件；在第一栅极堆叠件和第二栅极堆叠件的侧壁上方分别形成密封结构；在密封结构上方形成伪遮蔽层；在伪遮蔽层上依次实施离子注入工艺，以分别在半导体衬底中以及在第一栅极堆叠件和第二栅极堆叠件的相对侧上依次形成第一源极区和漏极区以及第二源极区和漏极区；以及在形成第一源极区和漏极区以及第二源极区和漏极区之后去除伪遮蔽层。

其中，使用不同的掺杂剂注入第一源极区和漏极区以及第二源极区和漏极区。

其中，伪遮蔽层包括光刻胶聚合物。

其中，完全去除伪遮蔽层。

该方法进一步包括：使用第一金属栅电极替换第一栅极堆叠件的第一栅电极；以及使用第二金属栅电极替换第二栅极堆叠件的第二栅电极。

此外，还提供了一种半导体器件结构，包括：半导体衬底；栅极堆叠件，位于半导体衬底上方；密封结构，位于栅极堆叠件的侧壁上方，其中，密封结构与栅极堆叠件的宽度比率在约0.05到约0.7的范围内；以及蚀刻停止层，位于半导体衬底、栅极堆叠件和密封结构的上方，其中，蚀刻停止层与密封结构直接接触。

其中，在密封结构和蚀刻停止层之间没有中间层。