[发明专利]半导体器件

说明书

相关申请的交叉引用

包括说明书、附图和摘要的、2013年9月2日提交的日本专利申请No.2013-181311的公开的全部内容以引用方式并入本文。

技术领域

本发明涉及半导体器件，更具体地，涉及具有掩埋栅电极的半导体器件的技术。

背景技术

近年来，为了得到更宽的晶体管沟道区，已经对将晶体管栅电极掩埋在衬底中的技术执行了研究。

例如，日本未经审查的专利申请公开No.2013-33799描述了掩埋在沟槽中的栅电极在沟道长度方向上具有变化的宽度。具体地，掩埋栅电极的宽度在其中心最大并且掩埋栅电极的比较靠近源极(或漏极)的一部分具有较小的宽度。

另外，日本未经审查的专利申请公开2007-35957描述了均具有掩埋栅电极的n型晶体管和p型晶体，并且n型晶体管的掩埋栅电极相对于栅电极倾斜地定位。

发明内容

近年来，对微制造半导体器件存在需求。然而，在具有掩埋栅电极的晶体管的情况下，由于掩埋栅电极必须具有某种程度的宽度(沟道长度方向上的长度)，因此难以应用微制造技术。从本说明中的以下详细描述和附图，将更完全地清楚本发明的以上和其它特征和新颖特征。

根据本发明的一方面，提供了一种半导体器件，该半导体器件包括衬底、器件分离膜、多个掩埋栅电极、源极区和漏极区。该衬底具有器件形成区。该器件形成区是矩形并且具有第一边、第二边、第三边和第四边。第二边与第一边相对并且第三边和第四边是另两个边。该器件分离膜以环绕器件形成区的方式形成在衬底中。掩埋栅电极被掩埋在该衬底的该器件形成区中。掩埋栅电极相对于第一边倾斜地并且彼此平行地延伸。源极区和漏极区形成在衬底的器件形成区中并且在平行于第三边的方向上彼此分隔开。源极区和漏极区在掩埋栅电极处于源极区和漏极区之间的情况下彼此相对。在掩埋栅电极中，与第一边相对的第一端部和与第二边相对的第二端部都平行于第一边。

根据本发明，可以提供具有掩埋栅电极的微制造晶体管。

附图说明

图1是示出根据本发明的第一实施例的半导体器件的结构的平面图；

图2是沿着图1的A-A'线截取的截面图；

图3是沿着图1的B-B'线截取的截面图；

图4A和图4B示出制造半导体器件的方法；

图5是示出根据本发明的第二实施例的半导体器件的结构的平面图。

具体实施方式

接下来，将参照附图描述本发明的优选实施例。在所有附图中，用相同的参考符号指定相同的元件并且将适当地省略对相同元件的重复描述。

在下述的实施例中，术语“平行”并不总是意味着“几何平行”，而是它可以意味着“几乎平行或有点倾斜”(例如，以10度或更小的角度倾斜)。

第一实施例

图1是示出根据第一实施例的半导体器件SD的结构的平面图。图2是沿着图1的A-A'线截取的截面图，并且图3是沿着图1的B-B'线截取的截面图。在图1中，省略了栅极绝缘膜GIN、硅化物SIL和侧壁SW。

根据这个实施例的半导体器件SD包括衬底SUB、器件分离膜STI、多个掩埋栅电极BGE、源极区SOU和漏极区DRN。衬底SUB具有器件形成区DFR。器件形成区DFR是矩形并且具有第一边SID1、第二边SID2、第三边SID3和第四边SID4。第二边SID2与第一边SID1相对，并且第三边SID3和第四边SID4是另两个边。器件分离膜STI以环绕器件形成区DFR的方式形成在衬底SUB中。掩埋栅电极BGE掩埋在衬底SUB的器件形成区DFR中。掩埋栅电极BGE相对于器件形成区DFR的第一边倾斜地并且彼此平行地延伸。

源极区SOU和漏极区DRN形成在衬底SUB的器件形成区DFR中并且在平行于第三边SID3的方向上彼此分隔开。源极区SOU和漏极区DRN在掩埋栅电极BGE处于其间的情况下彼此相对。在各个掩埋栅电极BGE中，与第一边SID1相对的第一端和与第二边SID2相对的第二端都平行于第一边SID1。以下，给出详细说明。