[发明专利]封装结构及其制法

说明书

一种封装结构及其制法，该制法，先于一承载板上形成一第一线路层，且于该第一线路层上形成多个第一导电体，再以一第一绝缘层包覆该第一线路层与该多个第一导电体，接着于该第一绝缘层上形成一第二线路层，且于该第二线路层上形成多个第二导电体，再以一第二绝缘层包覆该第二线路层与该多个第二导电体，之后于该第二绝缘层形成至少一开口，以于该开口中设置至少一电子元件，所以通过先形成两绝缘层，再形成该开口，因而不需堆叠或压合已开口的基材，使该电子元件不会受压迫而位移，以减少良率损失。

技术领域

本发明有关一种封装结构，尤指一种嵌埋电子元件的封装结构及其制法。

背景技术

随着半导体封装技术的演进，于智慧型手机、平板、网络、笔记型电脑等产品中，半导体装置(Semiconductor device)已开发出不同的封装型态，而该半导体装置主要通过在一封装基板(package substrate)装置晶片，且将晶片电性连接在该封装基板上，接着再以胶体进行封装；而为降低封装高度，遂有将晶片嵌埋在一封装基板中，而此种封装件能缩减整体半导体装置的体积并提升电性功能，遂成为一种封装的趋势。

图1A至图1D为现有封装结构1的制法的剖视示意图。

如图1A所示，提供一具有贯穿的开口130的核心板13，于该核心板13的上、下两侧具有多个内层线路11与一铜窗110，且于该核心板13中形成多个导电柱12，以电性连接上、下两侧的内层线路11。

如图1B所示，于该核心板13底侧设置一承载板10，如聚酰亚胺(Polyimide，简称PI)胶带，以将一具有多个电极垫180的半导体晶片18容置于该开口130中，且该半导体晶片18设于该承载板10上。通过该铜窗110的设计，可避免该半导体晶片18接触该内层线路11。

如图1C所示，于该核心板13上侧及半导体晶片18上压合一介电材料，使该介电材料填入该开口130的孔壁与半导体晶片18之间的间隙中，再移除该承载板10，之后压合另一介电材料于该核心板13下侧，使两介电材料形成一介电材料层16。

如图1D所示，于该介电材料层16的上、下侧分别形成一线路层14，且该线路层14具有位于该介电材料层16中并电性连接该电极垫180与内层线路11的导电体15。

然而，现有封装结构1的制法中，因使用该铜窗110作阻隔层，会减少该内层线路11的布线区域，且以CO₂激光形成该开口130，会增加激光制程与成本，并使该核心板13的有机玻纤露出，因而导致影响该半导体晶片18置放良率与品质。

此外，需使用激光制程制作盲孔(即该导电体15的位置)或通孔(即该导电柱12的位置)，所以仅能制作圆形孔型，且孔型不佳。

另外，使用PI胶带(该承载板10)固定该半导体晶片18，不仅需增加贴胶带与撕胶带制程，且增加胶带耗材与设备成本。

另外，需经过两次介电材料的制作，再进行压合以形成该介电材料层16，所以需进行预压制程与固化(Cure)压合制程，不仅增加制程时间与成本，且导致该半导体晶片18产生偏移(甚至旋转)，因而不易准确定位于该开口130中，以致于该半导体晶片18的电极垫180不易与该导电体15精准对应，而容易产生电性连接的品质不良或失效的情况，导致降低产品的良率。

图1A’至图1D’为另一现有封装结构1’的制法的剖视示意图。

如图1A’所示，于一如铜箔基板的承载板10上形成一第一线路层11’，且将一无源元件18’，如积层陶瓷电容器(Multi-layer Ceramic Capacitor，简称MLCC)通过绝缘胶材180’固定于该第一线路层11’上。

如图1B’所示，将一具有贯穿的开口130的第一介电材料层13’设于该承载板10上，且该无源元件18’容置于该开口130中。