[发明专利]同步调解器、含此同步解调器的功率标准源及其控制方法

权利要求书

1.一种同步解调器，其特征在于：包括余弦发生器(71)、正弦发生器(72)、第一内存器(73)、MCU(74)、第二内存器(75)以及第三内存器(76)；

所述余弦发生器(71)与所述正弦发生器(72)并列设置，且两者的输出端均与所述第一内存器(73)的输入端连接；所述第一内存器(73)的输出端与所述MCU(74)的第一输入端连接；所述MCU(74)的第二输入端与所述第三内存器(76)的输出端连接；所述MCU(74)的输出端与所述第二内存器(75)的输入端连接；所述MCU(74)内设有数字信号处理器DSP。

2.一种如权利要求1所述的同步解调器的控制方法，其特征在于：包括以下步骤：

第一步：所述余弦发生器(71)以及所述正弦发生器(72)根据设定的工作频率f产生两个信号矩阵X₁和矩阵X₂，并将矩阵X₁和矩阵X₂存储到所述第一内存器(73)中；

第二步：所述第三内存器(76)接收外界A/D变换器进行数字化后的数据y_n；

第三步：所述MCU(74)中的数字信号处理器DSP读取所述第一内存器(73)以及所述第三内存器(76)中的数据矩阵X₁、矩阵X₂以及Yn，按照公式分别计算出基波和各次谐波的幅度A和相位Φ，并存储到所述第二内存器(75)中，其中Yn的数据内容与y_n的数据内容相同。

3.根据权利要求2所述的同步解调器的控制方法，其特征在于：

所述矩阵X₁的表达式为：X₁＝cos(2πkfn△t)，其展开式为：

所述矩阵X₂的表达式为X₂＝sin(2πkfn△t)，其展开式为：

其中，k＝1,2,···,K；n＝1,2,···,N；

上述K为用户要求的最高谐波次数；上述N为一个信号周期采样的数据量；上述△t为采样周期。

4.根据权利要求3所述的同步解调器的控制方法，其特征在于：所述数字信号处理器DSP根据公式①-④计算出基波和各次谐波的幅度A和相位Φ，所述公式①-④如下：

AR＝[ar₁,ar₂,···,ar_k,···,ar_K-1,ar_K]＝2YX₁/N     ①；

AI＝[ai₁,ai₂,···,ai_k,···,ai_K-1,ai_K]＝2YX₂/N       ②；

a_k＝(ar²+ai²)^1/2       ③；

其中，Y＝[y₁,y₂,···,y_n,···,y_N]；

A＝[a₁,a₂,···,a_k,···,a_K-1,a_K]，a₁、a₂、···、a_k、···、a_K-1、a_K分别对应基波到K次谐波的幅值；

分别对应基波到K次谐波的相位。