[发明专利]分布式延迟锁定环路

权利要求书

1.一种时钟分布电路，包括：

一个全局延迟锁定环路(DLL)，被配置成用于接收一个全局时钟输入信号、一个超前/滞后输入信号以及输出一个时钟信号；以及

多个时钟分布模块，每个时钟分布模块被配置成用于接收所述全局DLL的输出、一个超前/滞后输入信号以及输出一个叶节点时钟信号，其中，每个时钟分布模块进一步包括一个局部DLL；

其中，所述全局DLL进一步被配置成用于将由所述多个时钟分布模块中的一个所输出的所述多个叶节点时钟信号中的一个叶节点时钟信号与参考时钟对准，所述全局DLL的所述超前/滞后输入信号连接到所述多个时钟分布模块中的所述一个的所述超前/滞后输入信号；

其中，每个时钟分布模块进一步被配置成用于基于其超前/滞后输入信号将其叶节点时钟信号与所述参考时钟对准。

2.如权利要求1所述的时钟分布电路，其中，在任何两个叶节点时钟信号之间的一个初始相位失配小于该全局时钟输入信号的一个相位。

3.如权利要求1所述的时钟分布电路，其中，一旦该全局DLL将该多个叶节点时钟信号中的一个与该参考时钟对准，其将被锁定并且不再对其超前/滞后输入信号做出响应。

4.如权利要求1所述的时钟分布电路，其中，参考时钟频率等于全局时钟频率或者是其一个整数约数。

5.如权利要求1所述的时钟分布电路，其中，每个局部DLL进一步包括一个状态机，该状态机被配置成用于基于至少一个其超前/滞后输入信号将一个输入时钟信号与所述参考时钟对准。

6.如权利要求5所述的时钟分布电路，其中，该局部DLL的该状态机被配置成用于基于至少一个其超前/滞后输入信号从一种初始状态过渡到一种选定状态。

7.如权利要求1所述的时钟分布电路，其中，该全局DLL进一步包括一个状态机，该状态机被配置成用于基于至少一个其超前/滞后输入信号将一个输入时钟信号与所述参考时钟对准。

8.如权利要求7所述的时钟分布电路，其中，该状态机被配置成用于基于至少一个其超前/滞后输入信号过渡到一种状态。