[发明专利]半导体器件的形成方法

说明书

本发明提供了一种半导体器件的形成方法，包括：在基底上形成第一介质层后，在第一介质层上形成阻挡层；刻蚀阻挡层和第一介质层形成第一通孔，第一通孔露出基底上第一晶体管的源极或漏极；在形成填充第一通孔的第一导电层后，采用平坦化工艺去除阻挡层上的第一导电层，在第一通孔内形成第一导插塞。在平坦化工艺中，阻挡层作为停止层，可避免第一介质层受到损伤，并避免基于所述第一介质层损伤而在第一介质层表面形成明显的“碟形结构”问题，从而提高形成的半导体器件的性能。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种半导体器件的形成方法。

背景技术

随着半导体技术发展，半导体器件的集成度不断增加，半导体器件特征尺寸(Critical Dimension，CD)越来越小。

为了提高半导体器件的集成度，在一片半导体晶圆上的半导体元件为多层结构，相邻层间的半导体元件通过覆盖在半导体元件上的介质层间隔，并通过设置在各介质层内的互连结构实现电连接。

图1～图4为现有的互连结构的形成工艺以具体实例的结构示意图，包括：

先参考图1，在基底10上形成多个晶体管11、12等半导体元件(值得注意的是，此处晶体管11与晶体管12功能不同，所述晶体管12的源极或漏极后续需要与第一介质层14上方的半导体元件电连接，而晶体管11无需与第一介质层14上方的半导体元件电连接)，在半导体元件上方覆盖第一介质层14后，刻蚀所述第一介质层14，形成露出晶圆管11的源极或漏极13的第一通孔15。

参考图2，在所述第一介质层14上形成第一金属层16(如，钨层)，所述第一金属层16填充满所述第一通孔15。

参考图3，采用平坦化工艺(如化学机械研磨，Chemical Mechanical Polish，简称CMP)去除第一介质层14上多余的第一金属层，至露出所述第一介质层14，在所述通孔15内形成第一导电插塞17，所述第一导电插塞17与所述晶体管12的源极或漏极13电连接；

再参考图4，在所述第一导电插塞17以及第一介质层14上形成阻挡层18，并在所述阻挡层18上形成第二介质层20后，以所述阻挡层18作为刻蚀停止层，刻蚀所述第二介质层20，形成露出所述阻挡层18的第二通孔(图中未标示)，同时在所述第二介质层20的其他区域(如所述晶体管11上方)形成第三通孔(图中未标示)；之后沿着所述第二通孔和第三通孔继续刻蚀所述阻挡层18；接着向所述第二通孔和第三通孔内填充第二金属(如，铜)形成第二导电插塞21和第三导电插塞22。所述第二导电插塞21和第三导电插塞22组成第二介质层20内的互连结构，其中，所述第二导电插塞与第一导电插塞17电连接，而所述第三导电插塞22不需要所述晶体管11连接。

在刻蚀所述第二介质层20时，所述阻挡层18可有效防止刻蚀所述第二介质层20以形成第三通孔时，出现过刻蚀情形，从而造成第三通孔深度过大而影响后续形成的半导体器件性能。

随着半导体技术发展，对于半导体器件中元件以及元件间的互连结构的精度要求不断提升。然而，通过上述工艺形成的互连结构后的半导体器件性能较差，无法满足半导体器件发展要求。为此，如何提高互连结构的制备工艺，以提高半导体器件的性能是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，以提高半导体器件的性能。

为解决上述问题，本发明提供的半导体器件的形成方法包括：

提供基底；

在所述基底上形成第一晶体管；

在所述基底上形成覆盖所述第一晶体管的第一介质层；

在所述第一介质层上形成阻挡层；