[发明专利]锁相环的锁定检测器

权利要求书

1.一种时钟对准检测器，被配置为检测第一时钟信号和第二时钟信号之间的对准，所述时钟对准检测器包括：

对准状态检测器，被配置为生成延迟的对准状态信号，指示所述第一时钟信号和所述第二时钟信号的对准状态；

延迟对准状态检测器，被配置为生成至少两个对准状态信号，指示当通过所述第一时钟信号和所述第二时钟信号的边沿触发时的延迟对准状态信号的状态；和

边缘对准状态检测器，被配置为基于所述至少两个对准状态信号而产生边缘对准状态信号，其中所述边缘对准状态信号指示所述第一时钟信号和所述第二时钟信号的边沿的对准状态。

2.如权利要求1所述的时钟对准检测器，进一步包括：计时器，经配置以在定义的时间段之后根据边缘对准状态检测器而产生锁定检测信号。

3.如权利要求1所述的时钟对准检测器，其中，所述对准状态检测器包括：

对准状态检测电路，被配置为产生一般的对准状态信号，指示所述第一时钟信号和所述第二时钟信号的一般对准状态；和

可变延迟电路，耦合到所述对准状态检测电路，所述可变延迟电路被配置为接收和引入延迟到一般的对准状态信号，从而产生延迟的对准状态信号。

4.如权利要求3所述的时钟对准检测器，其中，所述对准状态检测器电路包括排他性NOR(XNOR)逻辑门电路，其接收和处理所述第一时钟信号和所述第二时钟信号，以产生一般的对准状态信号。

5.如权利要求3所述的时钟对准检测器，其中，所述可变延迟电路包括反相器链，每个逆变器具有相关的可变延迟。

6.如权利要求1所述的时钟对准检测器，其中，所述延迟对准状态检测器包括：

第一电路，当通过所述第一时钟信号的上升沿触发时产生第一对准状态信号，所述第一对准状态信号表示所述第一时钟信号的上升沿上的延迟对准状态信号；

第二电路，当由所述第二时钟信号的上升沿触发时产生第二对准状态信号，所述第二对准状态信号表示所述第二时钟信号的上升沿上的延迟对准状态信号的状态；

第三电路，当由所述第一时钟信号的下降沿触发时产生第三对准状态信号，所述第三对准状态信号表示所述第一时钟信号的下降沿的延迟对准状态信号的状态；和

第四电路，当由所述第二时钟信号的下降沿触发时产生第四对准状态信号，所述第四对准状态信号表示所述第二时钟信号的下降沿的延迟对准状态信号的状态。

7.如权利要求6所述的时钟对准检测器，其中，所述边缘对准状态检测器包括：

第五电路，其基于所述第一对准状态信号和所述第二对准状态信号生成上升沿对准状态信号；

第六电路，其基于所述第三对准状态信号和所述第四对准状态信号生成下降沿对准状态信号；和

第七电路，其基于所述上升沿对准状态信号和下降沿对准状态信号生成上升/下降沿对准状态信号。

8.如权利要求7所述的时钟对准检测器，进一步包括：计时器，被配置为经过规定的时间期间根据所述上升沿对准状态信号、下降沿对准状态信号和上升/下降沿对准状态信号中的一个生成锁定检测信号，。

9.如权利要求1所述的时钟对准检测器，其中，所述第一时钟信号是锁相环的参考时钟信号，以及所述第二时钟信号是锁相环的反馈时钟信号。

10.一种集成电路，包括：

锁相环，被配置为检测和保持参考时钟信号和反馈时钟信号之间的相位关系；和

锁定检测器，被配置为检测参考时钟信号和反馈时钟信号之间的对准，并产生锁定检测信号，所述锁定检测器包括：

对准状态检测器，被配置为生成延迟的对准状态信号，该信号表示参考时钟信号和反馈时钟信号的对准状态；

延迟对准状态检测器，被配置为生成至少两个对准状态信号，指示当由参考时钟信号和反馈时钟信号的边沿触发时的延迟对准状态信号的状态；和

边缘对准状态检测器，被配置为基于所述至少两个对准状态信号的边缘对准状态信号，其中所述边缘对准状态信号指示所述第一时钟信号和第二时钟信号的边沿的对准状态。

11.如权利要求10所述的集成电路，其进一步包括：定时器，经配置以在规定的时间期间之后基于边缘对准状态信号产生锁定检测信号。