[发明专利]半导体器件及其制造方法

说明书

本发明提供了一种半导体器件及其制造方法。半导体器件包括具有由器件隔离层限定的有源区的基板。栅电极沿第一方向在有源区之上延伸，多个互连沿垂直于第一方向的第二方向在字线之上延伸。接触垫设置在栅电极和多个互连之间并与栅电极和多个互连间隔开，当从平面图看时，该接触垫在第一方向上延伸以交叠多个互连和有源区。下接触插塞将接触垫电连接到有源区。上接触插塞将接触垫电连接到多个互连之一。

技术领域

此公开涉及半导体器件及其制造方法，更具体地，涉及具有改进的可靠性和集成度(或集成密度)的三维半导体器件及其制造方法。

背景技术

半导体器件普遍地变得更高度集成，以便提供更高性能和更低成本。半导体器件的集成密度是影响半导体器件的成本的因素。通常，需要半导体器件的高集成密度或集成程度(集成度)。常规二维(2D)或平面存储器件的集成程度主要由单位存储单元占据的面积确定。因此，常规2D存储器件的集成密度受到形成精细图案的技术能力的很大影响。为了形成精细图案需要极昂贵的设备，当2D存储器件的集成密度继续增大时，存在技术和经济方面的考虑。

发明内容

在此公开的实施方式为半导体器件提供了提高的可靠性和集成密度。

实施方式还提供了制造具有提高的可靠性和集成密度的半导体器件的方法。

在一个方面，一种半导体器件可以包括：基板，包括由器件隔离层限定的有源区；栅电极，在第一方向上在有源区之上延伸；多个互连，在垂直于第一方向的第二方向上在栅电极之上延伸；在第一方向上延伸的接触垫；以及上接触插塞和下接触插塞。该接触垫设置在栅电极和多个互连之间并与栅电极和多个互连间隔开，当从平面图看时，该接触垫在第一方向上延伸以交叠多个互连和有源区。下接触插塞将接触垫电连接到有源区。上接触插塞将接触垫电连接到多个互连之一。

在一些实施方式中，接触垫在第一方向上的长度可以大于有源区在第一方向上的宽度。

在一些实施方式中，当从平面图看时，上接触插塞可以与下接触插塞横向地间隔开。

在一些实施方式中，当从平面图看时，下接触插塞可以与器件隔离层间隔开并且可以设置在有源区中。

在一些实施方式中，接触垫的最小宽度可以大于下接触插塞的最大宽度。接触垫在第二方向上的宽度可以大于下接触插塞在第二方向上的宽度。

在一些实施方式中，当从平面图看时，多个互连的每个可以交叠有源区。当从平面图看时，多个互连之一可以交叠有源区在第二方向上延伸的边缘。

在一些实施方式中，有源区的宽度可以大于互连的节距。在不同的实施方式中，有源区的宽度可以大于或小于互连的节距的两倍。

在一些实施方式中，半导体器件可以还包括：栅极接触垫，设置在垂直视图中栅电极的顶表面的高度与互连的底表面的高度之间，该栅极接触垫在第一方向上延伸；栅极下接触插塞，将栅电极电连接到栅极接触垫；和栅极上接触插塞，将栅极接触垫电连接到多个互连之一。

在另一方面，一种半导体器件可以包括：基板，包括具有单元阵列结构的单元阵列区和具有外围逻辑结构的外围电路区；多个互连；接触垫；下接触插塞和上接触插塞。该单元阵列结构在基板上方具有第一高度，该外围逻辑结构具有小于第一高度的第二高度。该多个互连设置在外围逻辑结构之上并在单元阵列结构之上延伸。接触垫设置在外围逻辑结构的顶表面和多个互连的底表面之间，当从平面图看时，该接触垫与部分的多个互连交叠。下接触插塞将外围逻辑结构电连接到接触垫。上接触插塞将接触垫电连接到多个互连之一。

在一些实施方式中，单元阵列结构可以包括包含多个层叠电极的层叠结构和穿透电极的垂直结构。

在一些实施方式中，接触垫的底表面可以设置在垂直结构的顶表面的高度与外围逻辑结构的顶表面的高度之间。在一些实施方式中，接触垫的顶表面可以与垂直结构的顶表面基本共面。