[发明专利]半导体结构的形成方法

说明书

技术领域

本发明涉及半导体制作领域技术，特别涉及一种半导体结构的形成方法。

背景技术

随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术得到广泛应用。

目前，两个不同金属层之间的电连接，可以通过在两个金属层之间的介质层内形成通孔并填充导电材料，以形成栓塞(plug)结构而实现。栓塞的形成质量对半导体器件的性能影响很大，如果栓塞形成质量较差，会使得互连结构电阻增大，影响半导体器件的性能。

随着工艺尺寸的不断减小，铜互连工艺得到广泛应用，即采用金属铜作为栓塞的填充材料。然而，金属铜在介质层内具有较高的扩散系数，且金属铜的抗电迁移能力较差，金属铜的扩散会造成器件的性能低下甚至失效。而金属钨具有优良的台阶覆盖率(step coverage)和填充性，且金属钨在介质层内的扩散系数比铜的扩散系数小的多，因此通常采用金属钨作为栓塞的填充材料。

然而，现有技术形成的半导体结构的可靠性以及电学性能仍有待提高。

发明内容

本发明解决的问题是如何提高形成的钨成核层的质量，从而提高形成的钨体层的质量，提高半导体结构的可靠性及电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底内形成通孔；采用物理气相沉积工艺，在所述通孔底部和侧壁表面形成钨成核层；采用化学气相沉积工艺，在所述钨成核层表面形成钨体层，且所述钨体层填充满所述通孔。

可选的，所述钨成核层的材料为钨、氮化钨或硅化钨。

可选的，采用溅射镀膜法进行所述物理气相沉积工艺。

可选的，所述钨成核层的材料为钨，所述溅射镀膜法的工艺参数为：提供纯钨靶材，基底温度为150摄氏度至250摄氏度，直流功率为1500瓦至2500瓦，溅射气氛气体为Ar，Ar流量为50sccm至100sccm。

可选的，所述钨成核层的厚度为50埃至300埃。

可选的，所述基底包括：衬底，位于所述衬底内的金属层，所述金属层表面与衬底表面齐平；位于所述衬底表面的刻蚀停止层；位于所述刻蚀停止层表面的介质层。

可选的，形成所述通孔的工艺步骤包括：在所述介质层表面形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述介质层以及刻蚀停止层，直至暴露出金属层表面，在基底内形成通孔；去除所述图形化的掩膜层。

可选的，在形成所述钨成核层之前，还包括步骤：在所述通孔的底部和侧壁表面形成粘附层；在所述粘附层表面形成扩散阻挡层。

可选的，所述扩散阻挡层的材料为TiN、TaN或TiWN。

可选的，采用化学气相沉积工艺的工艺参数为：反应气体包括WF₆和H₂，其中，WF₆的流量为100sccm至500sccm，H₂流量为1000sccm至20000sccm，反应腔室温度为300摄氏度至450摄氏度。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的半导体结构的形成方法，在基底内形成通孔后，采用物理气相沉积工艺，在所述通孔底部和侧壁表面形成钨成核层；由于物理气相沉积工艺未涉及化学反应，物理气相沉积工艺过程中的粒子易与反应腔室内的气体分子发生碰撞，使粒子运动方向随机，在通孔底部和侧壁形成的钨成核层厚度更均匀；并且，由于物理气相沉积工艺形成的钨成核层的晶核质量比化学气相沉积工艺形成的钨成核层的晶核质量更高，使得形成的钨成核层的致密性更好。在所述厚度更均匀且致密性更好的钨成核层表面形成钨体层时，所述钨体层的致密性得到提高，且钨体层填充通孔的效果更好，使得钨体层内的孔洞尺寸减小甚至没有孔洞，提高半导体结构的可靠性及电学性能。

进一步，采用溅射镀膜法进行所述物理气相沉积工艺，在溅射镀膜工艺过程中提供离子源，所述离子源产生的离子在真空中经过加速凝聚形成高能量的离子束流，所述高能量的离子束流轰击靶材表面，高能量的离子和靶材表面原子发生动能交换，使得靶材表面的原子获得高能量离开靶材，并且沉积在扩散阻挡层表面以形成钨成核层，由于所述原子具有高能量，从而进一步提高钨成核层的致密性以及晶核质量，更有利于提高形成的钨体层的质量。