[发明专利]隔离结构的制作方法及半导体器件

说明书

本申请公开了一种隔离结构的制作方法及半导体器件。其中，该制作方法包括：提供包括第一区域和第二区域的衬底；分别在位于第一区域和第二区域中的衬底中形成浅沟槽，并在相邻浅沟槽之间的衬底的表面上形成掩膜层，且位于第一区域中的掩膜层的上表面高于位于第二区域中的掩膜层的上表面；在浅沟槽中形成隔离物质层，且位于第一区域中的隔离物质层的上表面与位于第一区域中的掩膜层的上表面齐平，位于第二区域中的隔离物质层的上表面与位于第二区域中的掩膜层的上表面齐平；去除掩膜层，以使浅沟槽和隔离物质层构成隔离结构。该制作方法实现了使第二区域中形成的隔离结构的高度低于第一区域中形成的隔离结构的高度的目的。

技术领域

本申请涉及半导体集成电路的技术领域，具体而言，涉及一种隔离结构的制作方法及半导体器件。

背景技术

在半导体器件的制作过程中，需要在衬底中形成隔离结构以将相邻器件隔离开。目前，常见的隔离结构包括形成于衬底中的浅沟槽(STI)以及形成于浅沟槽中的隔离物质层。同时，由于半导体器件的不同功能区中的器件所需隔离效果不同，使得所需隔离结构的高度不相同。例如，在闪存器件中，通常根据器件的功能分为核心存储区和逻辑电路区，由于核心存储区中形成有一些高压器件，因此核心存储区中需要形成较高的隔离结构，而逻辑电路区中仅需形成较低的隔离结构。

现有隔离结构的制作过程通常包括以下步骤：首先，在衬底的表面上形成掩膜层，且该衬底包括第一区域和第二区域；然后，依次刻蚀掩膜层和衬底，以在衬底中形成浅沟槽；接下来，在浅沟槽中形成上表面与掩膜层的上表面齐平的隔离物质层；最后，去除掩膜层，以使浅沟槽和隔离物质层构成隔离结构。

上述制作方法在第一区域和第二区域中所形成的隔离结构的高度相同，使得该制作方法不能调控位于不同区域中的隔离结构的高度，进而影响半导体器件中的隔离结构的性能。例如，在闪存器件中，由于核心存储区中需要形成较高的隔离结构，且上述制作方法在核心存储区和逻辑电路区中所形成的隔离结构的高度相同，从而使得逻辑电路区中所形成隔离结构的高度太高，进而导致逻辑电路区中隔离物质层和浅沟槽的结合力较差，并进一步降低了逻辑电路区中隔离结构的性能。针对上述问题，目前还没有有效的解决方法。

发明内容

本申请旨在提供一种隔离结构的制作方法及半导体器件，以使得第二区域中形成的隔离结构的高度低于第一区域中形成的隔离结构的高度。

为了实现上述目的，本申请提供了一种隔离结构的制作方法，该制作方法包括：提供包括第一区域和第二区域的衬底；分别在位于第一区域和第二区域中的衬底中形成浅沟槽，并在相邻浅沟槽之间的衬底的表面上形成掩膜层，且位于第一区域中的掩膜层的上表面高于位于第二区域中的掩膜层的上表面；在浅沟槽中形成隔离物质层，且位于第一区域中的隔离物质层的上表面与位于第一区域中的掩膜层的上表面齐平，位于第二区域中的隔离物质层的上表面与位于第二区域中的掩膜层的上表面齐平；去除掩膜层，以使浅沟槽和隔离物质层构成隔离结构。

进一步地，形成浅沟槽和掩膜层的步骤包括：在衬底的表面上形成掩膜材料层；依次刻蚀掩膜材料层和衬底，以在衬底中形成浅沟槽；去除位于第二区域中的部分掩膜材料层，并将剩余掩膜材料层作为掩膜层。

进一步地，去除位于第二区域中的部分掩膜材料层的步骤包括：形成覆盖第一区域中的浅沟槽和掩膜材料层的光刻胶层；刻蚀位于第二区域中的掩膜材料层，以形成掩膜层；去除光刻胶层。

进一步地，掩膜材料层包括由远离衬底依次形成的第一氧化物层、第一氮化物层、第二氧化物层和第二氮化物层；在去除位于第二区域中的部分掩膜材料层的步骤中，去除位于第二区域中的第二氮化物层。

进一步地，第一氧化物层和第二氧化物层的为SiO₂层，第一氮化物层和第二氮化物层为SiN层。

进一步地，去除第二氮化物层的工艺为湿法刻蚀，湿法刻蚀所采用的刻蚀液为热磷酸。