[发明专利]基体鳍式场效晶体管不依赖栅极长度的气孔上覆硅架构

说明书

技术领域

本揭露大致上涉及用于制造集成电路的方法，尤指涉及用于制造具有鳍式场效晶体管(FinFET)装置在基体基板(bulk substrate)上而通道区域与该基板隔绝的集成电路的方法。

背景技术

当集成电路的临界尺寸(critical dimensions)持续缩小时，平面与非平面晶体管结构都面临的共通难点是源极至漏极漏电流(source-to-drain leakage)。通常，环形(halo)或击穿(punchthrough)植入物被使用作为邻近或位于该通道区域下的反掺杂(counterdoped)区域，以最小化源极至漏极漏电流。然而，这类植入物的形式通常导致该通道区域的不良掺杂或是伤害。进一步来说，这些植入物经常不足以抑制源极至漏极漏电流。

一种用于抑制平面晶体管结构中的源极至漏极漏电流的程序(process)为使用“气孔上覆硅”(silicon-on-nothing)或“SON”技术以形成位于栅极下的绝缘体。迄今为止，这样的程序一直无法有效地用于非平面多栅极(multigate)场效晶体管装置，于本文一般称为FinFET。该平面SON程序该晶体管通道材料下形成空隙(void)，同时从上方利用已形成的栅极锚固(anchoring)该晶体管通道材料。但是，对于基体FinFET而言，在SON程序空隙形成期间于晶体管通道材料上方的栅极会导致数个缺点，包括依赖栅极长度的移除(removal)程序。

因此，需要提供用于制造具有减低源极至漏极漏电流的FinFET装置的集成电路的方法。进一步来说，需要提供用于制造具有通道区域与基板隔绝的基体FinFET晶体管的方法。也需要提供使用不依赖栅极长度的蚀刻制程用于制造形成空隙于主动通道区域下的基体FinFET晶体管的方法。更进一步来说，从后述的实施方式以及随附的权利要求书，配合所附图式以及前述的技术领域和背景技术，其他需要的特征以及特性将变得显而易见。

发明内容

提供用于制造集成电路以及具有隔离的通道区域的FinFET晶体管的方法。根据示范实施例，一种用于制造集成电路的方法包括形成鳍式结构覆盖于半导体基板上。每个鳍式结构包括通道材料并且从第一末端到第二末端朝纵向延伸。该方法使用STI区域作为用于悬挂的鳍式结构(suspended fin structure)的锚固材料。该方法包括凹陷(recessing)该锚固材料以形成邻接该鳍式结构的沟槽(trench)，以及该锚固材料与每个鳍式结构的该第一末端以及该第二末端维持接触。该方法进一步包括以不依赖栅极长度的蚀刻程序(etching process)于该半导体基板以及每个鳍式结构的通道材料间形成空隙，其中，每个鳍式结构的通道材料悬挂在该半导体基板上方。

提供用于制造集成电路以及具有隔离的通道区域的FinFET晶体管的方法。根据一个实施例，一种用于制造集成电路的方法包括形成鳍部覆盖于半导体基板上，其中，该鳍部包括通道材料。该方法以不依赖栅极长度的牺牲蚀刻程序于该通道材料以及该半导体基板间形成空隙，以隔离该通道材料。该方法进一步包括在形成该空隙后，形成覆盖在该鳍部上的栅极结构。

根据另一实施例，提供用于制造集成电路的方法。用于制造集成电路的该方法包括形成鳍部覆盖在半导体基板上。该鳍部包括具有侧壁(sidewall)的牺牲层以及覆盖在该牺牲层上的通道材料。该方法包括蚀刻通过该牺牲层的侧壁以及于该通道材料以及该半导体基板间形成空隙于该鳍部中。进一步来说，该方法包括沉积介电材料于该空隙，以产生于该通道材料下的绝缘区块。

附图说明

以下将配合所附图式描述用于制造集成电路以及具有通道区域隔离的FinFET的方法的实施例，其中，相同的元件符号表示相同的元件，以及其中：

图1-11为根据范例实施例图示集成电路的一部分以及用于制造该集成电路的方法，其中：

图1、图2、图4-图9以及图11为以剖面图图示该集成电路的一部分以及图1-图11的方法的步骤；

图3为图2的集成电路中绘示该鳍式结构的末端的部分的俯视图；以及

图10为图8的集成电路中绘示该鳍式结构的通道区域的支撑的部分的俯视图；以及

图12-图13以及图14-图15为以剖面图图示用于形成栅极结构在图9以及图10的集成电路的该部分上方的程序的两个实施例。

符号说明

100集成电路

102半导体基板

104上表面

106牺牲层

108通道材料