[发明专利]具有集成串联电阻的半导体芯片

说明书

具有集成串联电阻的半导体芯片。半导体芯片具有：半导体主体，其具有底侧和布置成在垂直方向上远离底侧的顶侧；活跃晶体管区域和非活跃晶体管区域；在半导体主体中形成的漂移区域；用于外部接触半导体芯片的接触端子焊盘以及在半导体主体中形成的多个晶体管单元。晶体管单元中的每一个晶体管单元具有第一电极。多个连接线中的每一个连接线将第一电极中的另一个第一电极电连接到在相应的连接线的连接位置处的接触端子焊盘。连接线中的每一个连接线具有由下列的至少一个形成的电阻区段：连接线区段的局部减小的横截面面积；和局部增加的比电阻。连接位置中的每一个连接位置和电阻区段中的每一个电阻区段被布置在非活跃晶体管区域中。

技术领域

本发明的实施例涉及半导体芯片，特别是具有多个晶体管单元的半导体芯片。

背景技术

包括MOSFET和IGBT的晶体管（诸如IGFET（绝缘栅场效应晶体管））在不同种类的应用（诸如逆变器、电压调节器、电流调节器或用于驱动诸如灯、阀、电动机等的电负载驱动电路）中广泛用作电子开关。通常用作功率晶体管的晶体管包括布置在晶体管单元场中且并联地电连接的多个同样的晶体管单元。

在许多现代功率晶体管中，利用“电荷补偿原理”的垂直场板用于实现晶体管的低导通电阻（R_ON）。在电荷“补偿原理”中，电连接到晶体管的源极区或发射极区的场板延伸到晶体管的漂移区中，以便补偿由掺杂剂提供的电荷，所述掺杂剂引起漂移区的导电性的类型（n或p）。然而，场板导致这样的晶体管的输出电容的增加。作为其的结果，交替地导通和断开晶体管导致由晶体管所连接到的电子电路的不可避免的电感引起的不期望的过电压峰值。当过电压峰值的高度随着穿过晶体管的电流的转换速率而增加时，常规晶体管试图使用与场板串联连接的阻尼电阻器来减小转换速率，所述场板由于该电阻器的所要求的高安培容量而浪费许多芯片空间。此外，这样的晶体管的晶体管单元的切换行为是不均匀的，也就是说，晶体管单元不同时导通和断开。

因此，存在对具有低导通电阻、低输出容量和均匀切换行为的晶体管的需要。

发明内容

根据实施例，半导体芯片具有半导体主体，所述半导体主体具有底侧和布置成在垂直方向上远离底侧的顶侧。半导体芯片还具有带有晶体管单元的活跃晶体管区和没有晶体管单元的非活跃晶体管区。半导体芯片还包括在半导体主体中形成的漂移区、用于外部接触半导体芯片的一个或多个接触端子焊盘以及在半导体主体中形成的许多晶体管单元。晶体管单元中的每一个晶体管单元具有第一电极。多个连接线中的每一个连接线将第一电极中的另一个第一电极电连接到在相应的连接线的连接位置处的接触端子焊盘。连接线中的每一个连接线包括电阻区段，其中连接位置中的每一个连接位置和电阻区段中的每一个电阻区段被布置在非活跃晶体管区域中。电阻区段中的每一个电阻区段由下列的至少一个形成：连接线区段的局部减小的横截面面积和/或局部增加的比电阻。

第一电极的每一个第一电极可以是晶体管单元中的另一个晶体管单元的场电极。可替换地，第一电极中的每一个第一电极可以是晶体管单元中的另一个晶体管单元的栅电极。

根据另一实施例，用于生产半导体芯片的方法包括提供具有底侧和布置成在垂直方向上远离底侧的顶侧的半导体主体。活跃晶体管区域和非活跃晶体管区域在半导体主体中生产，使得半导体主体包括作为集成部分的漂移区、用于外部接触半导体芯片的接触端子焊盘以及多个晶体管单元。晶体管单元中的每一个晶体管单元包括第一电极。多个连接线将第一电极中的另一个第一电极电连接到在相应的连接线的连接位置处的接触端子焊盘，其中连接线中的每一个连接线包括由下列的至少一个形成的电阻区段：局部减小的横截面面积和局部增加的比电阻。连接位置中的每一个连接位置和电阻区段中的每一个电阻区段被布置在非活跃晶体管区域中。

附图说明

现在将参考附图解释示例。附图用来图示基本原理，以便只图示对于理解基本原理所必需的方面。附图并不是按比例的。在附图中，相同的参考符号表示相同的特征。