[发明专利]半导体装置

说明书

相关申请的交叉引用

将2013年9月3日提交的日本专利申请No.2013-182518的公开内容(包括说明书、附图以及摘要)通过参考全部并入在本申请中。

技术领域

本发明涉及半导体装置，例如，可应用于功率晶体管的技术。

背景技术

目前，提出了与芯片的划片(dice)有关的各种技术。日本专利公开No.2000-22213(专利文献1)描述了第一沟槽和第二沟槽被形成在衬底的背面上。第二沟槽比第一沟槽窄。日本专利公开No.2011-143518(专利文献2)描述了沟槽被形成在衬底的一个表面上并且沟槽还被形成在衬底的另一个表面上。设置在衬底的另一侧形成的沟槽以便减轻在衬底中产生的应力。日本专利公开No.1993-335292(专利文献3)描述了附接于玻璃板的GaAs衬底。在专利文献3中，沟槽被形成在GaAs衬底的表面上。日本专利公开No.2011-192954(专利文献4)描述了包括硅衬底和在硅衬底之上形成的化合物半导体层的半导体装置。在专利文献4中，沟槽被形成在化合物半导体层的表面上。在平面图中以条带形状形成沟槽。日本专利公开No.2003-152220(专利文献5)、2008-277590(专利文献6)、2011-101007(专利文献7)和2008-21689(专利文献8)描述了包括硅衬底和在硅衬底之上形成的氮化物半导体层的半导体装置。沟槽被形成在氮化物半导体层的表面上。沟槽的底部到达硅衬底。

目前，提出了与垂直型晶体管有关的各种技术。日本专利公开No.2009-54659(专利文献9)描述了包括硅衬底和在硅衬底之上形成的氮化物半导体层的半导体装置。在专利文献9中，阴极电极被设置在硅衬底的背面上。阴极电极经由埋置在硅衬底中形成的沟槽中的导体耦接到氮化物半导体层。

发明内容

在一些半导体装置中，III族氮化物半导体被形成在硅之上。在该情况下，III族氮化物半导体和硅可能由于III族氮化物半导体作用于硅的应力而翘曲(warp)。由于III族氮化物半导体和硅的翘曲而可能在III族氮化物半导体和硅之间产生裂缝。根据本说明书和附图的描述本发明的其它问题和新的特征将变得清楚。

根据一个实施例，一种半导体装置包括衬底、缓冲层和半导体层。沟槽被形成在半导体层的预定表面中。沟槽穿过半导体层和缓冲层。沟槽的底部至少到达衬底的内部。

根据该实施例，减轻了半导体层作用于衬底的应力。

附图说明

图1A是示出根据第一实施例的晶片的平面图；图1B是示出根据第一实施例的芯片的平面图；

图2是示出根据第一实施例的第一示例的半导体装置的截面图；

图3A和图3B是示出图2中示出的半导体装置的制造方法的截面图；

图4A和图4B是示出图2中示出的半导体装置的制造方法的截面图；

图5A和图5B是示出图2中示出的半导体装置的制造方法的截面图；

图6是示出根据第一实施例的第二示例的半导体装置的截面图；

图7是示出根据第一实施例的第三示例的半导体装置的截面图；

图8是示出根据第一实施例的第四示例的半导体装置的截面图；

图9是示出根据第一实施例的第五示例的半导体装置的截面图；

图10是示出根据第一实施例的第六示例的半导体装置的截面图；

图11是示出根据第一实施例的第七示例的半导体装置的截面图；

图12是示出根据第二实施例的半导体装置的截面图；

图13A和图13B是示出图12中示出的半导体装置的制造方法的截面图；

图14A和图14B是示出图12中示出的半导体装置的制造方法的截面图；

图15A是示出根据第三实施例的晶片的平面图；图15B是示出根据第三实施例的芯片的平面图；

图16是示出根据第三实施例的半导体装置的截面图；

图17是示出根据第三实施例的半导体装置的漏极电极和栅极电极的平面图；

图18A示出栅极电极和漏极电极的布置的第一详细示例；图18B示出栅极电极和漏极电极的布置的第二详细示例；

图19A和图19B是示出图16中示出的半导体装置的制造方法的截面图；

图20A和图20B是示出图16中示出的半导体装置的制造方法的截面图；

图21A和图21B是示出图16中示出的半导体装置的制造方法的截面图；