[发明专利]改进的双掺杂浮栅晶体管

权利要求书

1.一种浮栅晶体管，包括：

半导体衬底；以及

依次形成在所述半导体衬底上的隧道氧化层、浮栅层、栅间介质层、控制栅层，

其中所述浮栅层包括叠层区域，所述叠层区域包括多个第一掺杂类型的多晶硅子层，所述多个第一掺杂类型的多晶硅子层彼此以层间介质层隔开，

所述浮栅层还包括在所述叠层区域两侧的第二掺杂类型的第一反型区域，所述第二掺杂类型和第一掺杂类型不同，其中，

所述第二掺杂类型的第一反型区域沿晶体管沟道长度方向设置在所述叠层区域两侧，并且，

所述浮栅层还包括沿晶体管沟道宽度方向设置在所述叠层区域的两侧的第二掺杂类型的第二反型区域。

2.如权利要求1所述的浮栅晶体管，其特征在于，所述叠层区域中的所述多个第一掺杂类型的多晶硅子层用作电荷存储层。

3.如权利要求1所述的浮栅晶体管，其特征在于，所述第一反型区域和所述第二反型区域连续地围绕所述叠层区域。

4.如权利要求1所述的浮栅晶体管，其特征在于，所述第一掺杂类型为N型或P型。

5.如权利要求1所述的浮栅晶体管，其特征在于，还包括源区和漏区，所述沟道长度方向为从源区到漏区的方向。

6.一种浮栅晶体管的制造方法，包括：

a)在半导体衬底上形成隧道氧化层；

b)在隧道氧化层上形成浮栅叠层，所述浮栅叠层包括多个第一掺杂类型的多晶硅子层，所述多个多晶硅子层彼此以层间介质层隔开；

c)根据浮栅图案的沿第一方向的特征刻蚀所述隧道氧化层和所述浮栅叠层；

d)使用倾角离子注入，使浮栅叠层沿第一方向的两侧区域反型为第二掺杂类型，所述第二掺杂类型和第一掺杂类型不同；

e)在浮栅叠层上形成栅间介质层；

f)在所述栅间介质层上形成控制栅层；

g)根据浮栅图案的沿第二方向的特征刻蚀所述控制栅层、所述栅间介质层、所述浮栅叠层、和所述隧道氧化层，所述第二方向和所述第一方向垂直；

h)使用倾角离子注入，使浮栅叠层沿第二方向的两侧区域反型为第二掺杂类型。

7.如权利要求6所述的制造方法，其特征在于，所述第一方向为晶体管的沟道宽度方向，所述第二方向为晶体管的沟道长度方向。

8.如权利要求6所述的制造方法，其特征在于，所述第一掺杂类型为N型或P型。

9.如权利要求6所述的制造方法，还包括：

在步骤h)所得栅极结构的两侧形成侧壁；以及

形成源区和漏区。

10.一种浮栅晶体管，根据如权利要求6－9中任一项所述的方法制得。

11.一种存储电路，其特征在于，所述存储电路的存储单元包括如权利要求1-5中任一项所述的浮栅晶体管，和/或包括根据如权利要求6－9中任一项所述的方法制得的浮栅晶体管。

12.一种存储设备，其特征在于，包括如权利要求11所述的存储电路。