[发明专利]利用投影图案化的具有嵌入式管芯的基板的制造及相关联的封装配置

说明书

技术领域

本公开的实施例一般涉及集成电路的领域，并且更具体地涉及用于利用投影图案化制造集成电路组件中的具有嵌入式管芯的基板的技术和配置。

背景技术

为了克服多芯片封装(MCP)中的逻辑到逻辑和/或逻辑到存储器通信之间的带宽限制，嵌入式桥管芯(bridge die)(诸如，硅桥(silicon bridges))已经作为工具来实现这种高密度管芯到管芯互连。从逻辑或存储器管芯到封装的封装连接可利用到嵌入式桥接管芯的基于微通孔的互连。高带宽存储器(HBM)管芯和/或管芯堆叠(例如，55μm间距的电子设备工程联合委员会(JEDEC)的标准)的更精细的间距推动了对用于CPU到存储器管芯连接的最小受控塌陷芯片连接(C4)互连间距的严格的高密度互连(HDI)封装基板设计规则要求。

目前，激光钻孔可用于制造基于微通孔的互连。例如，激光钻孔可利用电流镜(Galvano mirrors)来将CO₂激光束定位到所需位置以执行微通孔钻孔。然而，使用目前的技术来提供用于未来的计算设备的更细间距可能是有挑战的。例如，目前的激光钻孔技术可能仍不能实现55μm或以下的通孔间距。

附图简述

通过结合附图的以下详细描述将容易理解多个实施例。为了便于该描述，相同的附图标记指示相同结构的元件。在附图的多个图中通过示例而非作为限制地说明多个实施例。

图1示意性地示出了根据一些实施例的具有电子基板的示例集成电路(IC)组件的截面侧视图，其中，该电子基板具有嵌入式管芯。

图2示意性地示出了根据一些实施例的用于制造具有嵌入式管芯的电子基板的激光投影图案化系统的示例机器配置。

图3示意性地示出了根据一些实施例的具有平行于图2中的图案掩模的平面的虚构切割平面的多个截面图。

图4示意性地示出了根据一些实施例的在制造具有嵌入式管芯的电子基板中使用投影图案的封装基板制造过程的流程图。

图5示意性地示出了根据一些实施例的结合图4中所示的封装基板制造过程的一些所选择的操作的截面图。

图6延续图5，示意性地示出了根据一些实施例的结合图4中所示的封装基板制造过程的一些所选择的操作的截面图。

图7示意性地示出了根据一些实施例的结合图4中所示的封装基板制造过程的又一些所选择的操作的截面图。

图8延续图7，示意性地示出了根据一些实施例的结合图4中所示的封装基板制造过程的一些所选择的操作的截面图。

图9示意性地示出了根据一些实施例的利用投影图案化制造的一些所选择微通孔的截面图。

图10示意性地示出了根据一些实施例的包括如本文所描述的嵌入式管芯的电子基板的计算设备。

详细描述

本公开的实施例描述了用于在制造集成电路组件中的具有嵌入式管芯的电子基板中使用投影图案化的技术和配置。例如，本文所描述的技术可用于制造包括高密度互连(HDI)路由的电子基板以利用嵌入式管芯(例如，桥)提供用于安装在基板上的管芯之间的通信的更高的带宽。在以下描述中，将使用本领域技术人员所通常使用的术语来描述示例性实现的各个方面，以向其他本领域技术人员传达它们的工作的实质。然而，对本领域技术人员将显而易见的是，仅采用所描述方面中的一些也可实施本公开的实施例。为了说明的目的，陈述具体的数字、材料和配置以提供对示例性实现的全面理解。然而，本领域技术人员将可理解，没有这些特定细节也可实施本公开的实施例。在其他实例中，省略或简化已知特征以不模糊示例性实现。

在以下详细描述中，参照形成本说明书的一部分的附图，其中在全部附图中相同的标记指示相同的部件，并且在附图中以可实施本发明的主题的示例实施例的方式显示。将理解，可利用其它实施例，且可做出结构上或逻辑上的改变，而不偏离本公开的范围。因此，以下详细描述不应按照限制性意义来理解，且多个实施例的范围由所附权利要求及其等价方案来限定。

为了本公开的目的，短语“A和/或B”表示(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。

说明书可使用基于视角的描述，诸如顶部/底部、内/外、上/下等等。这种描述仅用于便于讨论并且不旨在将本文所描述的实施例的应用限制在任何特定方向。