[发明专利]一种用于提高RS485总线数据传输可靠性的使能信号控制电路

权利要求书

1.一种用于提高RS485总线数据传输可靠性的使能信号控制电路，其特征在于：

所述使能信号控制电路设置在单片机引脚(TXD)与RS485接口芯片之间，输入端与所述单片机引脚(TXD)相连接，输出端分别与RS485接口芯片的第一引脚(DE)、第二引脚(/RE)和第三引脚(DI)相连接，用于控制RS485接口芯片发送/接收使能信号和数据信号；其中，所述使能信号控制电路由第一与非门、第二与非门、第三与非门、电阻和电容构成；所述单片机引脚(TXD)分别与所述第一与非门的第一输入端(1)、第二输入端(2)相连接，所述第一与非门的第三输出端(3)分别与所述第三与非门的第八输入端(8)、第九输入端(9)相连，所述第三与非门的第十输出端(10)与RS485接口芯片的第三引脚(DI)相连接；所述单片机引脚(TXD)与所述第二与非门的第五输入端(5)相连接，所述第二与非门的第六输入端(6)通过电阻(R 1)与电源(VCC)相连，所述第二与非门的第四输出端(4)与所述RS485接口芯片的第一引脚(DE)、第二引脚(/RE)相连接；所述电容跨接在所述第一与非门的第三输出端(3)和第二与非门的第六输入端(6)之间，并且所述电容的第一引脚(11)与第二与非门的第六输入端(6)相连。

2.如权利要求1所述的使能信号控制电路，其特征在于：

当不发送数据时，所述单片机引脚(TXD)为高电平，所述第一与非门的第一输入端(1)、第二输入端(2)为高电平，第三输出端(3)为低电平；所述第二与非门的第五输入端(5)、第六输入端(6)为高电平，第四输出端(4)为低电平；所述RS485接口芯片的第二引脚(/RE)工作，第三引脚(DI)不接收数据，即发送处于禁止状态，所述RS485接口芯片的第四引脚(A)、第五引脚(B)为高阻状态，所述第三引脚(DI)接收到1；所述电容的第一引脚(11)为高电平，第二引脚(12)为低电平，所述电容充满电荷。

3.如权利要求1所述的使能信号控制电路，其特征在于：

当开始发送数据时，所述单片机引脚(TXD)由高电平变为低电平，所述第一与非门的第一输入端(1)、第二输入端(2)为低电平，第三输出端(3)为高电平；所述电源(VCC)通过所述电阻继续向所述电容充电，所述电容过充电；所述第二与非门的第五输入端(5)为低电平，第四输出端(4)由低电平变为高电平，向所述RS485接口芯片发送使能信号；所述RS485接口芯片的第一引脚(DE)接收所述使能信号工作，第三引脚(DI)接收到0。

4.如权利要求1所述的使能信号控制电路，其特征在于：

当发送数据完毕，所述单片机引脚(TXD)上升沿到来时，所述第一与非门的第三输出端(3)为低电平；所述电容瞬间放电，将所述第二与非门的第六输入端(6)拉为低电平，所述第二与非门的第四输出端(4)仍为高电平，此时所述RS485接口芯片的第一引脚(DE)保持工作，第三引脚(DI)保持接收数据状态；

所述电容充电至完成，所述第二与非门的第六输入端(6)变为高电平；所述第二与非门的第五输入端(5)为高电平，第四输出端(4)变为低电平，发送禁止信号，所述RS485接口芯片的第二引脚(/RE)接收所述使能信号工作，第三引脚(DI)不再接收数据。

5.如权利要求1所述的使能信号控制电路，其特征在于：

所述电阻与所述电容构成RC电路，所述RC电路的时间常数大于数据到达所述RS485接口芯片与使能信号到达所述RS485接口芯片的时间差。

6.如权利要求1所述的使能信号控制电路，其特征在于：

所述使能信号控制电路还包括滤波电容，所述滤波电容的第一引脚(14)接地，第二引脚(13)与所述第二与非门的第四输出端(4)相连接。