[发明专利]在FinFET器件上形成离子注入侧墙保护层的方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种在FinFET器件上形成离子注入侧墙保护层的方法。 

背景技术

随着小型化系统集成度的提高，金属氧化物半导体(MOS)器件尺寸急剧减小，器件的高集成度和超薄的栅极氧化层使得器件能够提供更好的性能，但由于器件沟道的缩短和栅极氧化层的变薄，制造的MOS器件将会带来一系列可靠性的问题。热载流子效应是MOS器件的一个重要的失效机理，随着MOS器件尺寸的日益缩小，器件的热载流子注入效应越来越严重。以PMOS器件为例，沟道中的空穴，在漏源之间高横向电场的作用下被加速，形成高能载流子，高能载流子与硅晶格碰撞，产生电离的电子空穴对，电子由衬底收集，形成衬底电流，大部分碰撞产生的空穴，流向漏极，但还有部分空穴，在纵向电场的作用下，注入到栅极中形成栅极电流，这种现象称为热载流子注入(HotCarrier Injection)。热载流子会造成硅衬底与二氧化硅栅氧界面处能键的断裂，在硅衬底与二氧化硅栅氧界面处产生界面态，导致器件性能，如阈值电压、跨导以及线性区/饱和区电流的退化，最终造成MOS器件失效。传统的侧墙刻蚀工艺： 首先是侧墙沉积。接下来采用各向异性的干法刻蚀，通常刻蚀的等离子体方向为垂直于硅片表面，刻蚀后源、漏的侧墙成对称结构，然后是源、漏重掺杂以及退火工艺，源、漏形成的掺杂离子距离器件沟道的距离，由侧墙的宽度所决定。 

在快速进步的半导体制造工业中，20纳米以下传统的器件已经不能满足摩尔定律的要求，但是3D器件中的鳍式场效应晶体管(Fin-FET)可用于许多逻辑及其他应用，且整合成为各种不同的半导体装置。Fin-FET器件一般包括具有高深宽比的半导体鳍板，在鳍板中形成晶体管的沟道及源极/漏极区。Fin-FET器件由于更高的栅极宽长比，可以更进一步的优点包括减少短沟道效应及增加电流量。 

然而目前的FinFET科技已面临挑战。例如通常以离子注入法形成轻掺杂漏极(lightly doped drain，LDD)区，在完成栅极工艺后的侧墙的形成上，传统方法除了在栅极两侧形成侧墙外还会在鳍的两侧形成侧墙的弊端，而鳍两侧的侧墙在后续离子注入工艺中会阻挡离子的注入，使得有源区的源漏或者LDD等不能被有效参杂。 

因此，需要找到一种只在栅极两侧形成均匀覆盖的侧墙的方法。 

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在FinFET器件上形成离子注入侧墙保护层从而只在栅极两侧形成均匀覆盖的 侧墙的方法。 

为了实现上述技术目的，根据本发明，提供了一种在FinFET器件上形成离子注入侧墙保护层的方法，包括：第一步骤，在硅片上形成Fin-FET器件的鳍；第二步骤，沉积一层介质层覆盖所述鳍作为虚拟栅极层，在虚拟栅极层上沉积硬掩模层和光刻胶进行光刻刻蚀以形成虚拟栅极；第三步骤，在栅极区域表面形成一层薄膜；第四步骤，刻蚀所述薄膜以形成覆盖虚拟栅极侧壁的侧墙保护层；第五步骤，沉积栅极氧化层和栅极；第六步骤，去除虚拟栅极，保留极氧化层和栅极以及侧墙保护层，并进行后续的离子注入工艺。 

优选地，硅片是外延硅或者外延锗硅的硅片。 

优选地，在第一步骤中，鳍之间被浅沟槽结构形成有源区的隔离，隔离部分的浅沟槽用二氧化硅填充。 

优选地，在第一步骤中，鳍的顶部未被浅沟槽隔离的高度在200A到600A之间，鳍的顶部的宽度在10-60纳米之间。 

优选地，在第二步骤中，虚拟栅极的介质层采用化学气相沉积或者旋涂凝胶法生长方法，形成一层覆盖鳍的薄膜覆盖层，根据栅极的高度来定义薄膜覆盖层相对于鳍的顶端的高度。 

优选地，第三步骤，所述薄膜的台阶覆盖性高于90％。 

优选地，采用各向异性刻蚀对所述薄膜进行刻蚀，其中纵向刻蚀量高于横向刻蚀量，虚拟栅极顶部的和鳍的顶部的薄膜被完全刻蚀掉。 

优选地，在第六步骤中，采用干法灰化工艺刻蚀去除虚拟栅极。 

通过本发明的方法避免了传统方法除了在栅极两侧形成侧墙外还会在鳍的两侧形成的侧墙的弊端，采用本发明的上述方法，在形成栅极前先引入侧墙，这时鳍的两侧由于有虚拟栅极的保护，在鳍的两侧不会形成不需要的侧墙保护层，而只在栅极两侧形成侧墙，提高了离子注入效率，并使得Fin-FET能够高效的使用LDD等传统的离子注入工艺，进而增加了Fin-FET的器件性能。 

附图说明