[发明专利]电子元件封装体及其制造方法

说明书

技术领域

本发明有关于一种封装体及其制造方法，且特别是有关于一种电子元件封装体及其制造方法。

背景技术

随着消费市场对于电子产品外观轻薄短小的要求愈来愈高，使得各项电子元件例如CMOS影像感测器(Image Sensor，CIS)等在其封装结构的研发亦朝向此方向演进。其中，特别是背照式(Backside Illumination，BSI)与硅穿孔(through-silicon via，TSV)等技术逐渐在市场上崭露头角，并成为业界的技术重点。传统上CIS是由前端感光的前照式(FSI)技术，此技术的光电二极管属于制程中的前端，因此光电二极管元件会位于晶圆的下层，后端则是制作金属导线制作的部分。由于元件上层会有好几层的金属绕线。因此，光线会由晶圆的上方穿过金属狭缝和金属层间的介电层到达感光二极管，光电二极管再根据不同的光强度，产生不同的电荷信号，当光线穿过金属狭缝到达光电二极管时，因为光线的绕射造成干涉的关系，此时的光线并不是干净的信号，从而限制了前照式技术的影像解析度。对此，背照式技术是以翻面封装的概念，使光电二极管元件翻至上层而直接接收光线，再由翻至下层的金属导线传递电荷信号，从而避免了光线的绕射等问题。不单只是CIS元件封装，翻面封装亦可应用于各类用途的电子元件封装上。据此，一种更可靠、更适于量产的电子元件封装及其制造方法，是当今电子业界重要的研发方向之一。

发明内容

本发明提供一种电子元件封装体及其制造方法，使封装体内的导电路径能够更确实、成功率更高地被制作出来，同时具有更高的可靠度以及更大的制程容许度(process window)，还能降低电子元件封装体的制造成本。同时尚可针对不同电子元件设计需求，对应不同的线路布局，使线路布局设计更具弹性。

本发明的一态样提出一种电子元件封装体的制造方法，包括：提供具有上表面及下表面的半导体基板；蚀刻半导体基板的上表面以形成至少一凹部；于上表面上方及凹部的侧壁形成第一绝缘层；形成充满凹部的导电部、以及于第一绝缘层上对应连接导电部的导电连接垫，以完成具有内嵌连接线路的半导体基板；由半导体基板的上表面对组电子元件，其中电子元件具有电性连接导电连接垫的至少一第一连接垫；由下表面朝上表面薄化半导体基板，使凹部内的导电部由下表面暴露出来；于下表面下方形成第二绝缘层，第二绝缘层具有至少一开口，以暴露出导电部；最后，形于第二绝缘层下成至少一重布局金属线路，部分的重布局金属线路位于开口内以电性连接导电部。

在本发明的一实施方式中，在对组电子元件的步骤前，进一步包含：于第一绝缘层以及导电连接垫上形成内连线层，其中内连线层包含至少一内连线以及至少一第二连接垫，第二连接垫与第一连接垫连接，且内连线连接第二连接垫以及导电连接垫。

在本发明的一实施方式中，进一步包含：于第二绝缘层以及重布局金属线路下形成阻焊层，阻焊层具有至少一开口，以暴露出重布局金属线路；以及，于开口内形成至少一焊球，以电性连接重布局金属线路。

在本发明的一实施方式中，其中在形成该阻焊层的步骤之前，进一步包含：形成覆盖重布局金属线路的焊点底层金属。

在本发明的一实施方式中，其中形成该焊点底层金属的方式包含溅镀、蒸镀以及电镀。

在本发明的一实施方式中，其中焊点底层金属包含镍金属层以及金金属层，镍金属层覆盖该重布局金属线路，金金属层覆盖该镍金属层。

在本发明的一实施方式中，其中焊点底层金属包含镍金属层、钯金属层以及金金属层，镍金属层覆盖重布局金属线路，钯金属层覆盖镍金属层，金金属层覆盖钯金属层。

在本发明的一实施方式中，进一步包含：于电子元件上形成至少一支撑件；以及，配置保护盖。其中，保护盖通过支撑件设置于电子元件上方。

在本发明的一实施方式中，其中进一步包含于电子元件上贴附胶带。

在本发明的一实施方式中，其中形成第一绝缘层及该第二绝缘层的方式是化学气相沉积法或旋转涂布法。