[发明专利]半导体器件及其制造方法在审
申请号: | 201410397828.5 | 申请日: | 2014-08-13 |
公开(公告)号: | CN105336784A | 公开(公告)日: | 2016-02-17 |
发明(设计)人: | 王桂磊;赵超;徐强 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/10;H01L21/336 |
代理公司: | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人: | 陈红 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件制造方法,包括:
在衬底上的层间介质层中形成栅极沟槽;
在栅极沟槽中依次形成栅极绝缘层、栅极导电层;
在栅极导电层上形成TiN或者WN材质的阻挡层;
在阻挡层上,仅采用ALD法淀积金属W层,进一步包括:
步骤a1,通入SiH4气体、与WF6气体,反应形成不含B的第一类型W层;
步骤a2,交替通入B2H6和SiH4的混合气体、与WF6气体,反应形成含有B的第二类型W层;
多次循环步骤a1、a2,得到第一类型W层与第二类型W层的交叠堆层;
平坦化步骤a1和步骤a2得到的金属W层的交叠堆层直至暴露层间介质层。
2.如权利要求1的半导体器件制造方法,其中,形成栅极沟槽的步骤具体包括:在衬底上形成伪栅极堆叠结构;在衬底中伪栅极堆叠结构两侧形成源漏区,并且在衬底上伪栅极堆叠结构两侧形成栅极侧墙;在衬底上形成层间介质层;去除伪栅极堆叠结构,在层间介质层中留下栅极沟槽。
3.如权利要求2的半导体器件制造方法,其中,去除伪栅极堆叠结构之前,还进一步包括形成应力衬层,覆盖源漏区、栅极侧墙、伪栅极堆叠结构,其材质为氮化硅、DLC及其组合。
4.如权利要求1的半导体器件制造方法,其中,形成栅极绝缘层之前还包括在栅极沟槽底部的衬底上形成界面层。
5.如权利要求4的半导体器件制造方法,其中,在含有10ppm臭氧的去离子水中浸泡20s,以形成氧化物的界面层。
6.如权利要求1的半导体器件制造方法,其中,栅极绝缘层为CVD、PVD、ALD法制备的高k材料,并且执行沉积后退火;栅极导电层为CVD、PVD、ALD法制备的金属,包括Al、Ti、TiAl、TiN及其组合。
7.如权利要求1的半导体器件制造方法,其中,在栅极绝缘层和栅极导电层之间还形成盖帽层,其材质包括Ti、Ta、TiN、TaN、WN及其组合。
8.如权利要求1的半导体器件制造方法,其中,采用ALD的方法预先使用NH3处理表面并形成氮化钨的阻挡层。
9.如权利要求1的半导体器件制造方法,其中,步骤a1之前进一步包括,通入SiH4气体,采用ALD法在阻挡层上、第一类型W层下形成Si单原子层。
10.一种半导体器件,包括衬底上的栅极堆叠结构、栅极堆叠结构两侧衬底中的源漏区、栅极堆叠结构两侧衬底上的栅极侧墙,其特征在于:栅极堆叠结构依次包括高k的栅极绝缘层、栅极导电层、阻挡层以及金属W层,其中金属W层仅采用ALD法制备,阻挡层材质为氮化钨或氮化钛,金属W层包括下方的不含B的第一类型W层、以及上方的含有B的第二类型W层,第一类型W层与第二类型W层交叠构成堆层。
11.如权利要求10的半导体器件,其中,栅极绝缘层与衬底之间还包括界面层,其材质为氧化物。
12.如权利要求10的半导体器件,其中,栅极绝缘层和栅极导电层之间还包括盖帽层,其材质包括Ti、Ta、TiN、TaN、WN及其组合。
13.如权利要求10的半导体器件,其中,栅极侧墙和/或源漏区上还包括应力衬层,其材质为氮化硅、DLC及其组合。
14.如权利要求10的半导体器件,其中,栅极绝缘层为高k材料;栅极导电层包括Al、Ti、TiAl、TiN及其组合。
15.如权利要求10的半导体器件,其中,第一类型W层之下、阻挡层之上进一步包括Si单原子层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410397828.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类