[发明专利]半导体装置

说明书

本申请基于并享受以日本专利申请2013-248104号(申请日：2013年11月29日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式一般涉及半导体装置。

背景技术

作为新一代的功率半导体器件用的材料，可以期待SiC(碳化硅)。SiC相比于Si(硅)，具有带隙为3倍、击穿电场强度(breakdown field strength)为约10倍、以及热传导率为约3倍的优良物理性质。若灵活利用该特性，则能够实现低损耗且可高温动作的功率半导体器件。

然而，例如在电压型电力变换模块那样的功率半导体模块中，随着开关动作变得高速，关断(turn off)时的过电压引起的元件击穿(breakdown)成为问题。关断时的过电压与流过电路的电流的时间变化率(di/dt)成比例。

若为了抑制过电压而延长开关时间，则开关动作变慢。同时，用电流和电压之积的时间积分(∫ixvxdt)表示的开关损耗增大。为了抑制过电压并降低开关损耗，希望降低功率半导体模块的寄生电感。

发明内容

本发明要解决的课题在于，提供一种降低寄生电感的半导体装置。

实施方式的半导体装置，具备：基板；多个电路单元，排列配置在上述基板上方，各电路单元具有第一电极、第二电极、在上述第一电极及上述第二电极间串联地电连接的第一开关元件和第二开关元件、在上述第一电极及上述第二电极间与上述第一开关元件及上述第二开关元件并联地电连接的电容器、以及连接在上述第一开关元件及上述第二开关元件之间的交流电极；第一端子，连接在上述各电路单元的上述第一电极与上述第一开关元件之间；第二端子，连接在上述各电路单元的上述交流电极与上述第二开关元件之间；以及将上述多个电路单元包围的壳体；上述各电路单元的第一电极被赋予共通的电位，上述各电路单元的第二电极被赋予共通的电位，上述各电路单元的上述交流电极相互连接。

通过上述构成，提供一种降低寄生电感的半导体装置。

附图说明

图1是第一实施方式的半导体装置的电路图。

图2A、图2B是第一实施方式的半导体装置的示意图。

图3是采用第一实施方式的半导体装置的逆变器电路的电路图。

图4A、图4B是第二实施方式的半导体装置的示意图。

具体实施方式

以下，参照附图说明本发明的实施方式。另外，在以下的说明中，对同一部件等赋予同一附图标记，对一度说明过的部件等适宜地将其说明省略。

(第一实施方式)

本实施方式的半导体装置，具备：基板；多个电路单元，排列配置在基板上或基板上方，各电路单元具有第一电极、第二电极、在第一电极及第二电极间串联地电连接的第一开关元件和第二开关元件、在第一电极及第二电极间与第一开关元件及第二开关元件并联地电连接的电容器、以及连接在第一开关元件及第二开关元件之间的交流电极；以及将多个电路单元包围的壳体。并且，各电路单元的第一电极被赋予共通的电位，各电路单元的第二电极被赋予共通的电位，各电路单元的交流电极相互连接。

图1是本实施方式的半导体装置的电路图。图2A、图2B是本实施方式的半导体装置的示意图。图2A是俯视图，图2B是图2A的AA剖视图。图2A将图2B的半导体装置的电容器区域β省略来进行表示。

本实施方式的半导体装置100是收容在1个树脂封装内的功率半导体模块(以下也简称为模块)。本实施方式的半导体装置在基板80上排列配置4个电路单元，即第一电路单元10、第二电路单元20、第三电路单元30、第四电路单元40。

第一电路单元10具备第一电极11a、第二电极12a。并且，具备将第一电极11a与外部的电路连接的第一电极端子11b、以及将第二电极12a与外部的电路连接的第二电极端子12b。

并且，在第一电极11a与第二电极12a之间，具备串联地电连接的第一开关元件13和第二开关元件14。第一开关元件13和第二开关元件14例如是SiC(碳化硅)的MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)。

第一开关元件13的源极侧成为第一电极11a。此外，第二开关元件14的漏极侧成为第二电极12a。在第一开关元件13中，设有对第一开关元件13进行控制的第一栅极电极13a，在第二开关元件14中，设有对第二开关元件14进行控制的第二栅极电极14a。