[发明专利]半导体集成电路设备

说明书

相关申请的交叉引用

于2013年8月9日申请的第2013-165781号日本专利申请的公开内容(包括说明书、附图和摘要)通过引用方式将其整体并入于此。

技术领域

本发明涉及半导体集成电路设备，并且更具体地涉及在设置有故障检测功能的微控制器中有效的技术。

背景技术

例如，作为半导体集成电路设备的一种，微控制器广为人知。微控制器被构建在诸如家用电器、AV设备、移动电话、汽车或工业机器之类的设备中，并且通过根据存储在内部存储器中的程序执行处理来控制每个设备。

在以汽车等为代表的设备中，控制装置的故障可能会导致事故。因此，对于包括微控制器的部件要求高的可靠性，并且即使在故障发生时，设备被设计成检测故障并且启动安全功能从而设备可以不陷入到危险状态中。

微控制器不仅需要对传感器和执行器做出诊断以检测这些设备的故障，而且需要检测微控制器自身的故障。在微控制器的故障检测中有各种方法并且CPU双工被认为是典型技术中的一种(参照专利文献1)。

CPU双工是通过用两个中央处理单元或设置为具有相同功能的功能块的CPU双工处理并且比较来自两个CPU的输出信号来检测故障的技术。

(专利文献)

(专利文献1)公开号为Hei 8(1996)-171581的日本待审专利申请。

发明内容

然而，本发明人发现上面描述的故障检测技术具有以下问题。

在CPU双工技术中，添加两个CPU和一个比较从两个CPU输出的信号的比较器电路是必要的。因此，问题出现了，CPU的电路面积变成两倍以上，伴随着芯片成本和功率消耗的增加。

据此，本发明人研究了其中程序由诸如单核CPU和双核CPU之类的不被双工的CPU双重执行的技术，并且将结果进行比较。

在程序的第一执行和第二执行中，通过将CPU的存储器访问设置到不同地址(例如凭借通过MMU(存储器管理单元)的功能的使用的地址转换)，处理被独立执行。

另一方面，关于由CPU执行的对外围电路寄存器的访问，在第一执行中，访问被执行并且作为访问信息的地址被寄存到存储器(在写入的情况下，写入数据被寄存在存储器)，以及在第二执行中，访问不被执行并且与在第一执行中寄存的作为访问信息的地址进行比较(在写入的情况下，还对写入数据进行比较)。

在比较结果示出不一致之时，意指在程序的双工处理中第一执行和第二执行不一致；据此，可以认为CPU发生故障。

然而，在本处理中，处理的内容在第一执行与第二执行之间部分不同；据此，程序变得复杂。而且，在采用双核CPU之时，费解的是哪个核首先执行处理。因此，在做出对外围电路的寄存器的访问之前，确认处理是较先的还是较后的是必要的；因此，程序仍然变得更复杂。

因此，被研究的比较程序的双工处理的技术可以降低芯片本和功率消耗，但是另一方面，程序变得复杂并且开发工时增加，从而产生另外的问题。

根据对本说明书和附图的描述，本发明的其它目的和新特征将变得清楚。

根据一个实施例的半导体集成电路设备被配置有外围电路、中央处理单元和访问控制电路。外围电路设置有寄存器并且基于输入的命令执行处理。中央处理单元执行双工处理，其中通过访问寄存器的同一程序的处理被执行两次。访问控制电路在中央处理单元访问外围电路时执行访问控制。

访问控制电路被配置有总线访问单元、访问信息存储单元和比较器单元。总线访问单元在由中央处理单元的程序的第一执行中控制由中央处理单元对寄存器的访问。

访问信息存储单元存储第一访问信息，该第一访问信息是在由中央处理单元对程序的第一执行中在中央处理单元访问寄存器之时的信息。

比较器单元将存储在访问信息存储单元中的第一访问信息与第二访问信息比较，并且在第一访问信息与第二访问信息不一致时输出错误信号到中央处理单元，该第二访问信息是在由中央处理单元对程序的第二执行中在中央处理单元访问寄存器之时的信息。

根据一个实施例，可能降低程序的开发工时。

附图说明

图1是图示了根据实施例1的微控制器的配置示例的框图；

图2是图示了在图1中图示的双工访问控制电路中提供的缓冲器的数据配置示例的说明图；

图3是图示了在图1中图示的微控制器中提供的双工访问控制电路中的操作的处理示例的流程图；

图4是图示了在程序的第一执行中对外围电路中提供的寄存器的读取访问之时的示例的时序图；