[发明专利]半导体集成电路设备

权利要求书

1.一种半导体集成电路设备，包括：

外围电路，设置有寄存器并且可操作用于基于输入的命令执行处理；

中央处理单元，可操作用于执行双工处理，其中通过访问所述寄存器的同一程序的处理被执行两次；以及

访问控制电路，可操作用于在所述中央处理单元访问所述外围电路时执行访问控制，

其中所述访问控制电路包括：

总线访问单元，可操作用于在由所述中央处理单元对所述程序的第一执行中控制由所述中央处理单元对所述寄存器的访问；

访问信息存储单元，可操作用于存储第一访问信息，所述第一访问信息是在由所述中央处理单元对所述程序的所述第一执行中在所述中央处理单元访问所述寄存器之时的信息；以及

比较器单元，可操作用于将存储在所述访问信息存储单元中的所述第一访问信息与第二访问信息比较，并且可操作用于在所述第一访问信息与所述第二访问信息不一致时输出错误信号到所述中央处理单元，所述第二访问信息是在由所述中央处理单元对所述程序的第二执行中在所述中央处理单元访问所述寄存器之时的信息。

2.根据权利要求1所述的半导体集成电路设备，

其中，在由所述比较器单元输出的所述错误信号被输入时，所述中央处理单元确定在通过所述程序的处理的所述执行中已经发生异常情况并且执行异常处理程序。

3.根据权利要求1所述的半导体集成电路设备，

其中所述中央处理单元输出处理计数确定信号以用于确定所述程序的所述执行计数是第一计数还是第二计数，并且

其中所述总线访问单元基于从所述中央处理单元输出的所述处理计数确定信号来确定所述程序的所述执行计数是所述第一计数还是所述第二计数。

4.根据权利要求1所述的半导体集成电路设备，

其中所述访问控制电路进一步包括：

指针，可操作用于指示要在所述第一访问信息到所述访问信息存储单元的寄存和引用中被使用的地址；以及

自动指针更新单元，可操作用于每当对所述访问信息存储单元执行寄存或引用时自动更新所述地址，并且

其中所述中央处理单元在所述访问信息存储单元中建立首先要被寄存的起始地址。

5.根据权利要求4所述的半导体集成电路设备，

其中所述访问控制电路包括：

寄存单元，可操作用于将所述第一访问信息寄存在所述访问信息存储单元中；以及

引用单元，可操作用于读取存储在所述访问信息存储单元中的所述第一访问信息并且可操作用于输出所读取的第一访问信息到所述比较器单元，并且

其中所述寄存单元和所述访问信息存储单元、所述引用单元和所述访问信息存储单元、以及所述指针和所述访问信息存储单元分别由专用总线耦合。

6.一种半导体集成电路设备，包括：

外围电路，耦合到第一总线并且设置有寄存器、并且可操作用于基于输入的命令执行处理；

中央处理单元，耦合到第二总线并且可操作用于两次执行访问所述寄存器的同一程序；

访问信息存储单元，耦合到所述第一总线并且可操作用于存储第一访问信息，所述第一访问信息是在由所述中央处理单元对所述程序的第一执行中在所述中央处理单元访问所述寄存器之时的信息；以及

访问控制电路，分别耦合到所述第一总线和所述第二总线，并且可操作用于在所述中央处理单元访问所述外围电路之时执行访问控制，

其中所述访问控制电路包括：

总线访问单元，可操作用于在由所述中央处理单元对所述程序的所述第一执行中控制由所述中央处理单元对所述寄存器的访问；

缓冲器访问单元，可操作用于在存储所述第一访问信息之时执行对所述访问信息存储单元的访问控制；以及

比较器单元，可操作用于将存储在所述访问信息存储单元中的所述第一访问信息与第二访问信息比较，并且可操作用于在所述第一访问信息与所述第二访问信息不一致时输出错误信号到所述中央处理单元，所述第二访问信息是在由所述中央处理单元对所述程序的第二执行中在所述中央处理单元访问所述寄存器之时的信息。

7.根据权利要求6所述的半导体集成电路设备，

其中，在由所述比较器单元输出的所述错误信号被输入时，所述中央处理单元确定在通过所述程序的处理的所述执行中已经发生异常情况并且执行异常处理程序。