[发明专利]一种负群延时电路

权利要求书

1.一种负群延时电路，其特征在于：包括输入端口1、输出端口2、一个                                                耦合器、结构相同的第一主电路单元和第二主电路单元；其中每个主电路单元均由一个复阻抗、两段微带线和一个串联谐振单元组成；第一主电路单元与耦合器连接，单元内阻抗一端与耦合器连接，另一端接地；微带线一端和阻抗连接，另一端与谐振单元连接；谐振单元由电阻R1、电感L1、电容C1 串联而成，两端分别与微带线和微带线连接；微带线与谐振单元串联；第二主电路单元与耦合器连接，单元内阻抗一端与耦合器连接，另一端接地；微带线一端和阻抗连接，另一端与谐振单元连接；谐振单元由电阻R2、电感L2、电容C2 串联而成，两端分别与微带线和微带线连接；微带线与谐振单元串联；输入端口1 和输入端口2 均接50 欧姆阻抗。

2.根据权利要求1 所述的负群延时电路，其特征在于：3dB 耦合器采用分布式微带线实现，主电路单元采用分布式微带线结构与串联谐振单元器件进行串联实现。