[发明专利]半导体装置

说明书

相关申请的交叉引用

通过引用将2013年7月31日提交的日本专利申请No.2013-158833包括其说明书、附图及摘要完整合并至此。

技术领域

本发明涉及半导体装置，更具体地，涉及适用于包括例如晶体管和布线的半导体装置的技术。

背景技术

一种类型的半导体装置具有用于功率控制的晶体管。例如，在日本未审专利公开No.2001-77206中描述了这样的半导体装置。上述未审专利描述了彼此并列的多个晶体管单元。具体地，在每一个晶体管单元中，彼此并列地提供多个晶体管。从每一个晶体管引出漏极布线和源极布线以使其取向在彼此相反的方向。要耦接至漏极布线的部件和要耦接至源极布线的部件两者都布置在晶体管单元之间。

另一方面，近来在发展使用化合物半导体层作为沟道的晶体管。这种晶体管具有导通电阻低的特性。

概述

在具有晶体管的半导体装置中，需要减小导通电阻。该导通电阻包括产生自晶体管的分量和产生自布线的分量。本发明的发明人已经研究了如何降低产生自布线的电阻分量。从本说明书的描述和附图中，其它问题和新颖的特征将变得清楚。

根据一个实施例，一种半导体装置包括第一晶体管单元、第二晶体管单元和第三晶体管单元。这些晶体管单元以该顺序以第一方向并排地排列，每一个晶体管单元具有其栅电极以第一方向延伸的多个晶体管。第一布线在第一晶体管单元和第二晶体管单元之间延伸，并且第二布线在第一晶体管单元的与第一布线所延伸的一侧相反的一侧上延伸；而第三布线在第二晶体管单元和第三晶体管单元之间延伸，并且第四布线在第三晶体管单元的与第三布线所延伸的一侧相反的一侧上延伸。第一布线耦接至第一晶体管单元中的晶体管的源电极，并耦接至第二晶体管单元中的晶体管的源电极。第二布线耦接至第一晶体管单元中的晶体管的漏电极。第三布线耦接至第二晶体管单元中的晶体管的漏电极，并耦接至第三晶体管单元中的晶体管的漏电极。第四布线在第二方向上延伸，并耦接至第三晶体管单元中的晶体管的源电极。

根据实施例，可以降低具有晶体管的半导体装置中的产生自布线的电阻分量。

附图说明

图1是示出根据第一实施例的半导体装置的配置的平面图；

图2是示出晶体管单元的配置的平面图；

图3是示出图2中A-A’剖面的第一例子的图；

图4是示出图2中A-A’剖面的第二例子的图；

图5是示出图2中A-A’剖面的第三例子的图；

图6是示出图2中A-A’剖面的第四例子的图；

图7是沿着图2中的线B-B’截取的剖面图；

图8是示出根据第二实施例的半导体装置的配置的平面图；

图9是图8中示出的半导体装置的剖面图；

图10是示出图8的变体的图；

图11是示出图8的变体的图；

图12是示出包括半导体装置SD的电子装置的配置的图；以及

图13是示出根据第三实施例半导体装置的配置的图；

具体实施方式

下面，将参考附图描述优选的实施例。由相似的附图标记指示在每一个附图中示出的相同或相似的组件，并将适当地省略重复性的描述。

(第一实施例)

图1是示出根据第一实施例的半导体装置SD的配置的平面图。在该图中示出的半导体装置SD包括多个晶体管单元TRU(第一晶体管单元(TRU1)、第二晶体管单元(TRU2)以及第三晶体管单元(TRU3))，多个漏极布线DRI(第二布线和第三布线)，以及多个源极布线(第一布线和第四布线)。

晶体管单元TRU在第一方向(图中的Y方向)并排地排列，每个晶体管单元具有多个晶体管TR(下面将详细描述)。例如，晶体管TR是用于功率控制的晶体管，并且其栅电极(将参考图2描述)以第一方向延伸。