[发明专利]半导体装置在审
申请号: | 201410374171.0 | 申请日: | 2014-07-31 |
公开(公告)号: | CN104347579A | 公开(公告)日: | 2015-02-11 |
发明(设计)人: | 松本明;三浦喜直;中柴康隆 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L23/52 | 分类号: | H01L23/52 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 刘倜 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 | ||
1.一种半导体装置,包括:
第一晶体管单元、第二晶体管单元,和第三晶体管单元,以该顺序在第一方向排列,
其中,第一晶体管单元、第二晶体管单元和第三晶体管单元中的每一个具有栅电极以第一方向延伸的多个晶体管,并且
其中,所述半导体装置还包括:
第一布线,其以与第一方向交叉的第二方向,在第一晶体管单元和第二晶体管单元之间延伸,并且所述第一布线耦接至第一晶体管单元中的晶体管的源电极和第二晶体管单元中的晶体管的源电极;
第二布线,其位于第一晶体管单元的与第一布线所位于的一侧相反的一侧上,并以第二方向延伸,并且所述第二布线耦接至第一晶体管单元中的晶体管的漏电极;
第三布线,其以第二方向在第二晶体管单元和第三晶体管单元之间延伸,并且所述第三布线耦接至第二晶体管单元中的晶体管的漏电极和第三晶体管单元中的晶体管的源电极;和
第四布线,其位于第三晶体管单元的与第三布线所位于的一侧相反的一侧上,并以第二方向延伸,并且所述第四布线耦接至第三晶体管单元中的晶体管的源电极。
2.根据权利要求1所述的半导体装置,包括:
第一上层导电图案,其设置在第一布线上方的层中,在宽度上大于第一布线,并且其以第二方向延伸;
第一耦接部件,其将第一布线耦接至第一上层导电图案;
第二上层导电图案,其设置在第二布线上方的层中,在宽度上大于第二布线,并且其以第二方向延伸;
第二耦接部件,其将第二布线耦接至第二上层导电图案;
第三上层导电图案,其设置在第三布线上方的层中,在宽度上大于第三布线,并且其以第二方向延伸;
第三耦接部件,其将第三布线耦接至第三上层导电图案;
第四上层导电图案,其设置在第四布线上方的层中,并且在宽度上大于第四布线,并且其以第二方向延伸,和
第四耦接部件,其将第四布线耦接至第四上层导电图案。
3.根据权利要求2所述的半导体装置,其中,当平面地看时:
所述第一上层导电图案的一部分与第一晶体管单元重叠;
所述第二上层导电图案的一部分与第一晶体管单元和第二晶体管单元中的至少一个重叠;
所述第三上层导电图案的一部分与第二晶体管单元和第三晶体管单元中的至少一个重叠;并且
所述第四上层导电图案的一部分与第三晶体管单元重叠。
4.根据权利要求3所述的半导体装置,其中:
所述第二上层导电图案的所述一部分与第一晶体管单元重叠,所述第二上层导电图案的另一部分与第二晶体管单元重叠;
所述第三上层导电图案的所述一部分与第二晶体管单元重叠;并且
所述第二上层导电图案的另一部分与第三晶体管单元重叠。
5.根据权利要求2所述的半导体装置,包括:
第一接合部件,其将第一上层导电图案耦接至第一外部端子;
第二接合部件,其将第二上层导电图案耦接至第二外部端子;
第三接合部件,其将第三上层导电图案耦接至所述第二外部端子;和
第四接合部件,其将第四上层导电图案耦接至所述第一外部端子。
6.根据权利要求1所述的半导体装置,包括:
第一上层导电图案和第二上层导电图案,其设置在第一布线上方的层中,并且在宽度上大于第一布线、第二布线、第三布线以及第四布线,并且其以第一方向延伸,并且当平面地看时,其与第一晶体管单元、第二晶体管单元和第三晶体管单元重叠;
第一耦接部件,其将第一布线耦接至所述第一上层导电图案;
第二耦接部件,其将第二布线耦接至所述第二上层导电图案;
第三耦接部件,其将第三布线耦接至所述第二上层导电图案,和
第四耦接部件,其将第四布线耦接至所述第一上层导电图案。
7.根据权利要求1所述的半导体装置,
其中,所述晶体管是用于功率控制的晶体管。
8.根据权利要求1所述的半导体装置,
其中,所述晶体管的沟道形成在化合物半导体层中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410374171.0/1.html,转载请声明来源钻瓜专利网。