[发明专利]半导体集成电路制造的方法

权利要求书

1.一种用于制造半导体集成电路(IC)的方法，所述方法包括：

在衬底中提供由第一介电层分离的第一导电部件和第二导电部件，其中，侧壁间隔件位于所述第一导电部件的侧壁上，所述第二导电部件的顶面水平地位于所述第一导电部件的顶面下面；

将第一硬掩模(HM)形成为所述第一导电部件上的顶层；

在所述第一导电部件和所述第二导电部件上方形成第二介电层，在所述第二介电层和所述第一介电层中具有第一开口以暴露所述第二导电部件；

在所述第一开口中形成第一金属插塞以与所述第二导电部件接触，其中，所述侧壁间隔件与所述第一硬掩模相结合以提供所述第一导电部件与所述第一金属插塞之间的电隔离；

在所述第一金属插塞上形成第二硬掩模作为顶层；

在所述第一导电部件和所述第一金属插塞之上形成第三介电层，在所述第三介电层中具有第二开口以暴露所述第一导电部件与所述第一金属插塞的子集；以及

在所述第二开口中形成第二金属插塞以连接至所述第一导电部件与所述第一金属插塞的子集，

其中，所述第二金属插塞的顶部的宽度小于所述第一金属插塞的顶部的宽度，

其中，所述第一金属插塞的形成包括：

用第一金属层填充在所述第一开口中；和

使所述第一金属层和所述第二介电层凹进，其中，所述凹进被控制，使得所述凹进回蚀所述第一金属层和所述第二介电层直至暴露出所述第一硬掩模。

2.根据权利要求1所述的方法，其中，所述第一硬掩模的形成包括：

使所述第一导电部件凹进以形成第一沟槽；

在所述衬底上方沉积第一硬掩模层，包括填充在所述第一沟槽中；以及

去除过多的所述第一硬掩模层。

3.根据权利要求1所述的方法，其中，所述第一开口的形成包括：

在所述第二介电层上方形成光刻胶图案；以及

通过所述光刻胶图案来选择性蚀刻所述第二介电层和所述第一介电层，其中，所述选择性蚀刻相对于所述第一硬掩模具有选择性。

4.根据权利要求3所述的方法，其中，在所述选择性蚀刻期间，所述第一导电部件受到所述第一硬掩模保护。

5.根据权利要求1所述的方法，其中，所述第二硬掩模的形成包括：

使所述第一金属插塞凹进以形成第二沟槽；

在所述衬底上方沉积第二硬掩模层，包括填充在所述第二沟槽中；以及

使所述第二硬掩模层凹进，直至暴露出所述第一硬掩模。

6.根据权利要求5所述的方法，其中，在使所述第二硬掩模层凹进之后，所述第一硬掩模和所述第二硬掩模分别覆盖所述第一导电部件和所述第一金属插塞。

7.根据权利要求1所述的方法，其中，所述第二开口的形成包括：

在所述第三介电层上方形成光刻胶图案；以及

通过所述光刻胶图案来蚀刻所述第三介电层。