[发明专利]消除控制逻辑延时的片上振荡器电路

权利要求书

1.一种消除控制逻辑延时的片上振荡器电路，其特征在于所述片上振荡器电路主要包括有第一参考电压、第二参考电压、第一充放电电流、第一充放电开关组、第一充放电电容、第一比较器以及控制逻辑；其中第一参考电压电连接至第一比较器的输入端，第一充放电电容支路的上端连接至第一比较器的另一输入端，第一充放电电容的下端连接至参考地；控制逻辑控制第一充放电开关组使用第一充放电电流对第一充放电电容充和/或放电，使得第一充放电电容的上极板电压在第一参考电压和第二参考电压之间来回变化，第一比较器输出振荡信号；第一充放电电容支路还串接一个第一开关管，该第一开关管处于开状态，且开启信号的电压和电源电压正相关。

2.如权利要求1所述的消除控制逻辑延时的片上振荡器电路，其特征在于所述第一开关管的大小，开关管两端的电压随电源电压变化绝对值与参考电压的比值，是延迟时间之和的绝对值与第一充放电电容充电或放电所需时间的比值的80％～120％。

3.如权利要求1所述的消除控制逻辑延时的片上振荡器电路，其特征在于所述第一开关管为NMOS开关管，或CMOS互补开关管；开启信号的电压为电源电压。

4.如权利要求3所述的消除控制逻辑延时的片上振荡器电路，其特征在于所述第一开关管串接在第一充放电电容下极板和接地端(GND)之间；第一充放电电容上极板接比较器输入端。

5.如权利要求1所述的消除控制逻辑延时的片上振荡器电路，其特征在于所述消除控制逻辑延时的片上振荡器电路，还包括一路参考电压；上述参考电压由一路参考电流流经参考电阻产生；所述参考电阻上串接另一开关管，该另一开关管和第一开关管类型相同。

6.如权利要求1所述的消除控制逻辑延时的片上振荡器电路，其特征在于所述消除控制逻辑延时的片上振荡器电路，还包括有第二充放电电容、以及串接在接地端和该第二充放电电容之间的第二开关管，第二开关管用以调节振荡器的时钟频率；所述第二开关管与第一开关管同一类型；该第二开关管开启状态下等效电阻值与第一开关管开启状态下等效电阻值的比值，是第一充电电容与第二充电电容的比值的80％～120％。

7.如权利要求1所述的消除控制逻辑延时的片上振荡器电路，其特征在于所述消除控制逻辑延时的片上振荡器电路，还包括有第三开关管，其和第一开关管并联，受一频率调节控制信号控制开合；第二充放电电流，受上述同一频率调节控制信号控制，用于叠加在前述第一充放电电流上，用于调节时钟频率；当第二充放电电流叠加在第一充放电电流上时，第三开关管闭合；否则，第三开关管断开；第三开关管的尺寸选择是使得其闭合前后并联开关管两端电压基本保持不变。

8.如权利要求7所述的消除控制逻辑延时的片上振荡器电路，其特征在于上述第二充放电电流，所述充放电电流通过电流镜产生，且一路电流镜并联于产生第二充放电电流的支路上，用来调节充放电电流。

9.如权利要求8所述的消除控制逻辑延时的片上振荡器电路，其特征在于更进一步，第一开关管和第二开关管各并联一个辅助开关管，所述辅助开关管受频率调节控制信号控制，当频率调节控制信号为高时，上述辅助开关管闭合导通。

10.如权利要求1所述的消除控制逻辑延时的片上振荡器电路，其特征在于所述消除控制逻辑延时的片上振荡器电路还包括第二比较器、第二充放电开关组、第二充放电电容，且第二参考电压为接地端；其中第一充放电开关组包括充电开关和放电开关，两个开关串联连接，串接后上端接充放电电流，下端接接地端，串接相连处接第一充放电电容的上极板，同时接第一比较器的输入端；第一比较器的另一输入端接第一参考电压；第二充放电开关组、第二充放电电容、以及第二比较器的连接方式亦如此。