[发明专利]半导体结构的形成方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及半导体器件的形成方法。

背景技术

随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，在MOS晶体管特征尺寸不断缩小情况下，为了降低MOS晶体管栅极的寄生电容，提高器件速度，金属栅极被引入到MOS晶体管中。

图1至图7是现有技术中的PMOS晶体管中和NMOS晶体管中的金属栅极的形成方法的剖面结构示意图。

参考图1，提供半导体衬底100，半导体衬底100包括NMOS区域A和PMOS区域B。在NMOS区域A形成至少一个第一伪栅极结构，所述第一伪栅极结构包括第一栅氧层101和位于第一栅氧层101上的第一伪栅极102。在所述PMOS区域B形成至少一个第二伪栅极结构，第二伪栅极结构包括第二栅氧层103和位于第二栅氧层103上的第二伪栅极104。第一伪栅极102和第二伪栅极104的材料都为多晶硅。

在半导体衬底100、第一栅极结构和第二栅极结构上形成氧化硅层105，所述氧化硅层105与所述各伪栅极顶部相平。

接着，参考图2，形成图形化的掩膜层106，所述图形化的掩膜层106覆盖PMOS区域B的氧化硅层105和第二伪栅极104。之后，去除所述NMOS区域A的第一伪栅极102(参考图1)，在NMOS区域A的氧化硅层105内形成第一栅极凹槽107。

接着，参考图3，在第一栅极凹槽107的底部和侧壁形成第一功函数层108，接着，形成第一铝层109，所述第一铝层109覆盖第一功函数层108、氧化层105和图形化的掩膜层106。

接着，结合参考图3和图4，采用化学机械研磨的方法去除高于氧化硅层105的第一铝层109和图形化的掩膜层106，在第一栅极凹槽107内形成第一铝栅极110。

接着，结合参考图4和图5，采用干法刻蚀或湿法腐蚀的方法去除PMOS区域B的第二伪栅极104，相应的，在PMOS区域B的氧化硅层105内形成第二栅极凹槽111。

接着，参考图6，在第二栅极凹槽111的底部和侧壁形成第二功函数层113，接着，形成第二铝层114，覆盖第二功函数层113、NMOS区域A的氧化硅层105和第一铝栅极110。

接着，参考图7，采用化学机械研磨的方法去除高于氧化硅层105的第二铝层114(参考图6)，在第二栅极凹槽111内形成第二铝栅极115。

采用现有技术的方法形成的NMOS晶体管的性能不好，严重时，无法工作。

发明内容

本发明解决的问题是采用现有技术的方法形成的NMOS晶体管的性能不好。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域与第二区域导电类型不同；

在所述第一区域形成至少一个第一伪栅极结构，所述第一伪栅极结构包括第一伪栅极，在所述第二区域形成至少一个第二伪栅极结构，所述第二伪栅极结构包括第二伪栅极；

在所述半导体衬底、第一伪栅极结构和第二伪栅极结构上形成介质层，所述介质层与所述第一伪栅极结构顶部和第二伪栅极结构顶部相平；

形成所述介质层后，去除所述第一伪栅极，在去除所述第一伪栅极处形成第一金属栅极；

在所述第一金属栅极顶部形成保护层；

以所述保护层为掩膜，去除所述第二伪栅极，在去除第二伪栅极处形成第二金属栅极。

可选的，所述保护层的材料为氮化钛。

可选的，所述保护层的厚度为大于等于10埃且小于等于50埃。

可选的，所述保护层的材料为氧化硅、氮化硅或氮氧化硅。

可选的，所述保护层的厚度为大于等于10埃且小于等于30埃。

可选的，在所述第一金属栅极顶部形成保护层的方法包括：

在所述第一金属栅极、第二伪栅极和介质层顶部形成保护层材料层；

在所述保护层材料层的表面形成图形化的掩膜层，以所述图形化的掩膜层为掩膜对所述保护层材料层进行刻蚀，在所述第一金属栅极顶部形成保护层；

形成所述保护层后，去除所述图形化的掩膜层。

可选的，以保护层为掩膜，去除第二伪栅极，在去除第二伪栅极处形成第二金属栅极的步骤包括：

去除所述第二伪栅极，在所述介质层内形成第二栅极凹槽；

在所述介质层、保护层上形成第二栅极材料层，所述第二栅极材料层填充满所述第二栅极凹槽；