[发明专利]存储器单元阵列及其形成方法和驱动方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器单元阵列及其形成方法和驱动方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例，如RAM(随机存储器)、DRAM(动态随机存储器)、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)、FLASH(闪存)和FRAM(铁电存储器)等。

存储器中，闪存的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。闪存结构一般包括浮栅结构和位于所述浮栅结构上方的控制栅。

请参考图1，为现有技术形成的闪存单元的结构示意图。

所述闪存单元主要包括：半导体衬底10，位于半导体衬底10表面的浮栅介质层21、位于所述浮栅介质层21表面的浮栅极22、位于浮栅极22表面的控制栅介质层31、位于控制栅介质层31表面的控制栅极32，以及位于控制栅极32、控制栅介质层31、浮栅极22、浮栅介质层21侧面的选择栅40、位于所述选择栅40和浮栅极22、浮栅介质层21、半导体衬底10之间的隧穿氧化层33，位于控制栅极32远离选择栅40一侧的半导体衬底10内的源漏区11。

上述闪存单元包括位于选择栅40两侧的两个对称的存储单元：第一存储单元和第二存储单元。

请参考图2，为现有闪存单元构成的闪存阵列。

所述闪存阵列包括若干字线(WLn、WLn+1、……)、若干第一控制线CG1、若干第二控制线CG2、与第一控制线CG1连接的若干第一存储单元51、与第二控制线CG2连接的若干第二存储单元52、若干平行排列的位线(BL1-n、BL1-2、BL1-1、BL1、BL2、BL2+1、BL2+2、BL2+n)与对应的源漏区之间通过接触孔60连接，同一行的闪存单元中第一存储单元51和第二存储单元52共用一条与选择栅连接的字线，第一控制线CG1和第二控制线CG2分别位于同一条字线的两侧且与其平行，字线和位线垂直且绝缘。相邻闪存单元之间共用源漏极。

上述闪存阵列通过对字线、第一控制线、第二控制线以及源漏极区域施加不同的工作电压以实现对闪存单元的读取、编程和擦除操作。

上述闪存阵列在工作过程中，能耗较大，工作效率较低。

发明内容

本发明解决的问题是提供一种存储器单元阵列及其形成方法和驱动方法，可以减少所述存储器单元阵列的能耗。

为解决上述问题，本发明提供一种存储器单元阵列，包括：半导体衬底，所述半导体衬底内包括：若干平行排列的第一有源区、与第一有源区垂直的若干平行排列的第二有源区、包围所述第一有源区和第二有源区的隔离结构；位于相邻第二有源区之间的第一有源区上的若干存储器单元，所述若干存储器单元按矩阵排列，所述存储器单元包括：沿第一有源区长度方向排列的第一存储单元和第二存储单元，所述第二存储单元位于第一有源区上靠近第二有源区一侧、位于第一存储单元和第二存储单元之间的选择栅、位于所述第二存储单元一侧的第二有源区内的源极、位于所述第一存储单元另一侧的第一有源区内的漏极；若干平行排列的位线，位于同一个第一有源区上的存储器单元的漏极通过金属互连结构与同一位线连接；若干平行排列的第一控制线、第二控制线和字线，位于同一行的存储单元的第一存储单元通过金属互连结构与同一根第一控制线连接，位于同一行的存储器单元的第二存储单元通过金属互连结构与同一根第二控制线连接，位于同一行存储器单元的选择栅通过金属互连结构与同一根字线连接。

可选的，所述第一存储单元包括：位于选择栅一侧的第一有源区表面的第一浮栅结构和位于所述第一浮栅结构上的第一控制栅结构；所述第二存储单元包括：位于选择栅另一侧的第一有源区表面的第二浮栅结构和位于所述第二浮栅结构上的第二控制栅结构。

可选的，还包括位于第一控制栅结构上和第二控制栅结构上的第一侧墙；位于第一侧墙、第一控制栅结构、第一浮栅结构侧壁表面和所述第一侧墙、第二控制栅结构、第二浮栅结构侧壁表面的第二侧墙。

可选的，所述位线位于第一有源区的上方且沿第一有源区的长度方向平行排列。

可选的，同一个第一有源区上的相邻存储单元之间共享同一漏极或同一源极。

可选的，所述第二有源区为源极，位于同一行的存储器单元共享同一源极。