[发明专利]形成包含硅化及非硅化电路组件的半导体结构的方法

说明书

本发明涉及形成包含硅化及非硅化电路组件的半导体结构的方法，提供一种方法，包括：提供包括至少一个第一电路组件和至少一个第二电路组件的半导体结构。该第一电路组件包括第一半导体材料，而该第二电路组件包括第二半导体材料。形成具有内在应力的介电层。该介电层包括在该至少一个第一电路组件上方的第一部分和在该至少一个第二电路组件上方的第二部分。进行第一退火制程。在第一退火制程中，内在应力是至少在该第一半导体材料中通过应力记忆产生。在第一退火制程之后，去除该应力介电层的第一部分。形成金属层，且进行第二退火制程。在第二退火制程中，金属与该第一半导体材料发生化学反应，形成硅化物。该介电层的第二部分实质上防止该第二半导体材料和该金属之间的化学反应产生。

技术领域

一般来说，本发明关于集成电路领域，特别是指包括具有硅化物形成的电路组件的集成电路以及没有硅化物形成的电路组件的集成电路。

背景技术

集成电路通常包括大量的可形成电子电路的电路组件。集成电路中的电路组件可以包括主动组件，例如场效晶体管和/或双极性晶体管。另外，集成电路也可包括被动组件，例如电容器、电感器和/或电阻器。

在场效晶体管中，会有栅极电极、源极、漏极以及沟道区于半导体材料中形成。栅极电极可通过栅极绝缘层与沟道区分离，该栅极绝缘层会在栅极电极与沟道区之间提供电性绝缘。相邻于沟道区，则有具有与沟道区不同掺杂型态的源极区以及漏极区。根据施加到栅极电极的电压，场效晶体管可于导通状态和断开状态之间切换，而其中，在导通状态下的沟道区的导电率大于在断开状态下的沟道区的导电率。

为了提高场效晶体管在导通状态下的沟道区的导电率，提出了于沟道区中提供弹性应力。拉伸应力可增加半导体材料(例如硅)中的电子迁移率。通过在n-沟道型晶体管的沟道区中提供的拉伸应力可以帮助改善沟道区域的导电率，从而能够得到较大电流通过晶体管中于导通状态下的沟道区。压缩应力可改善半导体材料(例如硅)中的电洞迁移率，因此，通过在p-沟道型晶体管的沟道区中提供的压缩应力可以帮助获得较大电流通过p-沟道型晶体管中于导通状态下的沟道区。

提供弹性应力于场效晶体管的沟道区的技术包括应力记忆技术。源极区和漏极区透过离子植入产生非晶化，和一层具有内在应力的介电材料，例如氮化硅应力层，沉积在设置所述晶体管的半导体结构上方。然后，在该介电层的存在下进行退火处理。在退火制程期间，非晶化的源极区与漏极区会产生再结晶，其中，会获得受到介电层中的应力影响的晶体结构。在晶体管中的再结晶源极区和漏极区之间的原子间距会与具有源极区和漏极区形成的半导体材料的自然晶格常数产生偏差，从而获得内在弹性应力于所述源极区以及漏极区中。在稍后的加工步骤中，在去除应力介电层之后，该源极区和漏极区的内在弹性应力至少可部分残留。

在集成电路中所提供的电阻器类型包括提供电阻的细长线(elongated line)，而该细长线由沉积在形成集成电路的半导体结构表面上的一个或多个材料层形成。为减少这种在集成电路的形成中沉积和/或图案化的材料层数目，已经提出沉积材料层以用于场效晶体管中的栅极电极形成以及电阻器的形成。

场效晶体管中的栅极电极可包括多晶硅。除了多晶硅，在根据高k金属栅极技术形成的晶体管中，可在栅极电极中设置一个或多个金属层用于调整所述栅极电极的功函数。

为了改善场效晶体管中的栅极电极的导电率，可以从栅极电极的多晶硅形成硅化物。这可以透过沉积金属层在半导体结构上方，接着进行退火处理以启动化学反应而完成，而其中的硅化物将从多晶硅和金属形成。

在电阻器的细长线中形成硅化物可能是不利的，特别是，如果电阻器具有相对高的阻抗，则相较于场效晶体管中的栅极电极，会预见到在电阻器的细长线中具有高阻抗的细长线材料。

因此，在金属层被沉积用于形成场效晶体管中的栅极电极的硅化物之前，可先形成硬掩模于电阻器上方。硬掩模可以防止金属层和电阻器的细长线的多晶硅之间的接触，如此就不会有硅化物在电阻器的细长线中形成。