[发明专利]兼容标准CMOS工艺的超低功耗伪差分结构非易失性存储器

权利要求书

1.一种兼容标准CMOS工艺的超低功耗伪差分结构非易失性存储器,包括多个存储单元，其特征在于：每个存储单元由控制管M01、第一读取管M02、第二读取管M03、第一选择管M04和第二选择管M05五个晶体管组成；其中控制管M01是由源极、漏极、阱三端相连构成电容形式的器件，其源极P03、漏极P01、阱P02三端连接，构成控制端口CG；第一读取管M02的源极P04与其阱P05连接一起，构成第一读取端口RP1；第二读取管M03的漏极P10连接至第二读取端口RP2；控制管M01、第一读取管M02、第二读取管M03三个晶体管的栅极互连形成一个封闭的浮栅FG；第一选择管M04、第二选择管M05的栅极互连构成选择端口SEL；第一读取管M03、第一选择管M04、第二选择管M05共享同第一P阱PW；第一选择管M04的漏极P07与第一读取管M02的漏极P06相连；第二选择管M05的漏极P13与第二读取管M03的源极P12相连；第一选择管M04、第二选择管M05的源极分别作为存储单元的两个差分信号的输出端口DO1、输出端口DO0。

2.如权利要求1所述的兼容标准CMOS工艺的超低功耗伪差分结构非易失性存储器，其特征在于：所述存储单元结构中的控制管M01的栅极面积大于第一读取管M02、第二读取管M03的栅极面积。

3.如权利要求1所述的兼容标准CMOS工艺的超低功耗伪差分结构非易失性存储器，其特征在于：所述控制管M01、第一读取管M02为PMOS晶体管，第二读取管M03、第一选择管M04、第二选择管M05均为NMOS晶体管。

4.如权利要求3所述的兼容标准CMOS工艺的超低功耗伪差分结构非易失性存储器，其特征在于：所述控制管M01驻留在第一N阱NW1中；第一读取管M02驻留在第二N阱NW2中；第二读取管M03与第一选择管M04、第二选择管M05驻留在第一P阱PW中。

5.如权利要求4所述的兼容标准CMOS工艺的超低功耗伪差分结构非易失性存储器，其特征在于：所述的第一N阱、第二N阱之间由沟槽隔离，所述第二读取管M03、第一选择管M04、第二选择管M05均作在相同的第一P阱PW之中。

6.如权利要求1所述的兼容标准CMOS工艺的超低功耗伪差分结构非易失性存储器，其特征在于：所述存储单元中的控制管M01、第一读取管M02和第二读取管M03、第一选择管M04和第二选择管M05的栅氧化层厚度均相同。

7.如权利要求1所述的兼容标准CMOS工艺的超低功耗伪差分结构非易失性存储器，其特征在于：所述存储单元中的控制管M01、第一读取管M02和第二读取管M03、第一选择管M04和第二选择管M05均为单层多晶硅栅结构。

8.如权利要求1所述的兼容标准CMOS工艺的超低功耗伪差分结构非易失性存储器，其特征在于：所述控制管M01采用带有源漏注入的N阱电容结构。

9.如权利要求1所述的兼容标准CMOS工艺的超低功耗伪差分结构非易失性存储器，其特征在于：所述存储单元中的控制端口CG、第一读取端口RP1、第二读取端口RP2三个端口由电容的耦合作用，将耦合之后的电势叠加形成浮栅FG上的电势。

10.如权利要求1所述的兼容标准CMOS工艺的超低功耗伪差分结构非易失性存储器，其特征在于：所述的存储单元引出的控制端口CG、第一读取端口RP1、第二读取端口RP2、选择端口SEL在进行不同的操作时施加不同的电压组合。