[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

n-型外延层，所述n-型外延层设置在n+型碳化硅衬底的第一表面上；

p型外延层，所述p型外延层设置在所述n-型外延层上；

n+区域，所述n+区域设置在所述p型外延层上；

沟槽，所述沟槽通过所述p型外延层和所述n+区域，并且设置在所述n-型外延层上；

p+区域，所述p+区域设置在n-型外延层上并且与所述沟槽隔开；

栅极绝缘层，所述栅极绝缘层定位在所述沟槽中；

栅电极，所述栅电极定位在所述栅极绝缘层上；

氧化层，所述氧化层定位在所述栅电极上；

源电极，所述源电极定位在所述n+区域、氧化层和p+区域上；以及

漏电极，所述漏电极定位在所述n+型碳化硅衬底的第二表面上，

其中沟道定位在所述沟槽的两侧上，并且

所述沟道包括作为反型层沟道的第一沟道和定位在所述第一沟道之下并且作为积累层沟道的第二沟道。

2.根据权利要求1所述的半导体器件，其中所述第一沟道设置在所述沟槽的两侧上的n-型外延层中，并且

所述第二沟道设置在所述沟槽的两侧上的p型外延层中。

3.根据权利要求2所述的半导体器件，其中所述p+区域的厚度大于所述p型外延层和n+区域的厚度之和。

4.根据权利要求3所述的半导体器件，其中所述p+区域的上表面定位在所述n+区域的上表面的延长线上。

5.根据权利要求4所述的半导体器件，其中所述p+区域的下表面定位在所述p型外延层的下表面之下或在所述p型外延层的下表面的延长线之下。

6.根据权利要求5所述的半导体器件，其中所述p型外延层和n+区域设置在所述沟槽和p+区域之间。

7.一种制造半导体器件的方法，包括：

在n+型碳化硅衬底的第一表面上形成n-型外延层；

在所述n-型外延层上形成初步的p型外延层；

通过将p+离子注入到所述初步的p型外延层的两个边缘中以形成p+区域；

通过将n+离子注入到所述初步的p型外延层中以形成n+区域和在所述n+区域和n-型外延层之间的p型外延层；

在所述n+区域、p型外延层和n-型外延层处形成沟槽；

在所述沟槽中形成栅极绝缘层；

在所述栅极绝缘层上形成栅电极；

在所述栅电极上形成氧化层；

在所述n+型碳化硅衬底的第二表面上形成漏电极；以及

在所述p+区域、n+区域和氧化层上形成源电极；

其中所述沟槽通过所述n+区域和p型外延层，

在所述沟槽的两侧上形成沟道，以及

所述沟道包括作为反型层沟道的第一沟道和定位在所述第一沟道之下并且作为积累层沟道的第二沟道。

8.根据权利要求7所述的制造半导体器件的方法，其中所述第一沟道在所述沟槽的两侧上形成于所述n-型外延层中，并且所述第二沟道在所述沟槽的两侧上形成于所述p型外延层中。

9.根据权利要求8所述的制造半导体器件的方法，其中所述p+区域的厚度大于所述p型外延层和n+区域的厚度之和。

10.根据权利要求9所述的制造半导体器件的方法，其中所述p+区域的下表面定位在初步的p型外延层的下表面之下。

11.根据权利要求10所述的制造半导体器件的方法，其中所述n+区域的上表面定位在所述p+区域的上表面的延长线上。

12.根据权利要求7所述的制造半导体器件的方法，其中所述p型外延层和n+区域设置在所述沟槽和p+区域之间。