[发明专利]一种支持晶圆级芯片尺寸封装的半导体器件的制造方法

说明书

技术领域

本发明涉及一种半导体器件的制造方法，尤其涉及一种支持晶圆级芯片尺寸封装(wafer level chip scale package；WLCSP)的半导体器件的制造方法。

背景技术

现有技术中，半导体的封装大多数是将芯片附在导线框架上，然后利用铜线或金线以打线的方式把芯片与导线框架相接合，之后用塑料胶囊把芯片和引线封装，封装好的芯片便可以被使用在不同的电路上。但是，因为每粒芯片都必须单独处理，所以封装通常是一个昂贵和费时的过程。此外，因为封装后的器件面积比封装前的芯片的面积要大。因此会占用更多电路板的面积。而随着消费电子产品的尺寸日渐缩小，电路板的面积变得愈来愈珍贵，在这个背景下，晶圆级芯片尺寸封装(wafer level chip scale package;WLCSP)变得愈来愈受关注。因为晶圆级芯片尺寸封装的封装尺寸比其他封装方法更小，而且在制程和成本上也具有优势。

晶圆级芯片尺寸封装在实行上也具有特定的问题，尤其是当遇上一个“垂直”器件时，例如沟槽型功率金属氧化物半导体场效应晶体管(Trench power MOSFET)，沟槽型功率金属氧化物半导体场效应晶体管的栅极和源极在芯片的一面，而该表面的对面则具有漏极。换句话说，它的栅极、源极和漏极并不在同一个表面。而要采用晶圆级芯片尺寸封装，器件的栅极、源极和漏极必须在同一个表面。

为了解决现有技术存在的不足，本发明介绍了一种半导体器件的制造方法，在不影响器件的质量和可靠性下，使器件的栅极、源极和漏极都在同一个表面，使其支持晶圆级芯片尺寸封装，从而减少封装成本和时间，并减少封装后的器件面积。

发明内容

为了解决现有技术存在的不足，本发明提供一种支持晶圆级芯片尺寸封装的半导体器件的制造方法，在不影响器件的质量和可靠性下，使器件的栅极、源极和漏极都在同一个表面，使半导体器件支持晶圆级芯片尺寸封装，从而减少封装成本和时间。

为了实现上述目的，根据本发明的支持晶圆级芯片尺寸封装的半导体器件的制造方法，包括以下步骤：

1)  利用沟槽掩模对晶圆衬底上的外延层进行侵蚀而形成多个栅极沟槽，并注入掺杂剂分别形成源区和基区；

2)  利用接触孔掩模，对层间介质进行侵蚀形成接触沟槽，并对接触沟槽进行填充形成沟槽插塞；

3)  利用漏区掩模，对层间介质进行侵蚀形成一個与漏极连接的槽；

4)  利用金属掩模进行金属侵蚀，形成金属垫层和连线。

其中，所述步骤1) 进一步包括以下步骤：

A. 利用沟槽掩模将暴露的第一氧化层蚀刻掉；

B. 将外延层开出沟槽，然后去掉氧化层；

C. 对沟槽进行牺牲性处理，并填充沟槽，形成栅极沟槽；

D. 注入P型掺杂物形成基区，并采用退火作业将P型基区推进扩散到外延层中；

E. 将N型掺杂剂注入P型基区形成源区，并采用退火作业将N型源区推进扩散到P型基区中。

其中，所述步骤2) 进一步包括以下步骤：

A. 在最顶层形成层间介质，并利用接触孔掩模形成接触沟槽；

B. 对所述接触沟槽进行填充形成沟槽插塞。

其中，所述步骤3) 进一步包括以下步骤：

A. 在层间介质上积淀一层光刻涂层，并利用漏区掩模形成图案暴露出层间介质；

B. 将暴露出的层间介质干蚀掉，暴露出外延层；

C. 对暴露出的外延层进行浸蚀以形成漏极槽。

其中，所述步骤4）是：在层间介质上先沉积一层铝铜合金，然后再利用金属掩模进行金属侵蚀，形成金属垫层和连线。

本发明的支持晶圆级芯片尺寸封装的半导体器件的制造方法，使半导体功率器件的栅极、源极和漏极都在同一个表面，使其支持晶圆级芯片尺寸封装，从而减少半导体功率器件封装成本和时间，并减少封装后的器件面积。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：

图1为根据本发明的支持晶圆级芯片尺寸封装的半导体器件的起始物料的示意图；

图2为根据本发明的支持晶圆级芯片尺寸封装的半导体器件的制造方法中沉积的第一氧化层示意图；

图3为根据本发明的支持晶圆级芯片尺寸封装的半导体器件的制造方法中放置沟槽掩模并利用沟槽掩模蚀刻第一氧化层和N外延层以形成沟槽示意图；