[发明专利]半导体装置

权利要求书

1.一种半导体装置，包括：

逻辑存储器芯片，其包括将输入信号和选通信号输出的发送块；以及

与所述逻辑存储器芯片层叠的核心存储器芯片；

其中，所述核心存储器芯片包括多个接收块，以及

其中，所述多个接收块中的每个接收所述输入信号之中的一输入信号和所述选通信号，且控制所述一输入信号和所述选通信号中任意一种的相位，

其中，所述多个接收块中的每个包括：

延迟单元，被配置成接收所述一输入信号，根据设置的延迟量来控制所述一输入信号的相位，且将输出信号输出；以及

检测单元，被配置成通过所述选通信号来获得所述输出信号，且输出检测信号。

2.根据权利要求1所述的半导体装置，其中，在相位控制模式的情况下，所述发送块输出所述输入信号和所述选通信号至所述多个接收块中的至少一个接收块，使得所述输入信号和所述选通信号被同时使能预定的次数。

3.根据权利要求2所述的半导体装置，其中，所述多个接收块中的至少一个接收块进一步包括：

延迟控制单元，被配置成：响应于在所述相位控制模式中被使能的模式信号来产生用于设置所述延迟量的延迟代码，且输出所述延迟代码至所述延迟单元。

4.根据权利要求3所述的半导体装置，其中，所述延迟控制单元在所述检测信号在所述相位控制模式中被禁止的情况下响应于所述选通信号来增加和输出所述延迟代码，以及在所述检测信号在所述相位控制模式中被使能的情况下保持和输出所述延迟代码。

5.根据权利要求3所述的半导体装置，

其中，所述延迟控制单元包括子延迟控制部分，所述子延迟控制部分分别输出与所述延迟代码的每个比特相对应的比特信号；以及

其中，所述延迟单元包括子延迟部分，所述子延迟部分响应于相应的比特信号来控制所述一输入信号的相位。

6.根据权利要求3所述的半导体装置，其中，所述多个接收块包括被配置成响应于从所述多个接收块中的所述至少一个接收块的延迟控制单元接收的所述延迟代码来控制所述一输入信号的相位的接收块。

7.一种半导体装置，包括：

逻辑存储器芯片，其包括将输入信号和选通信号输出的发送块；以及

与所述逻辑存储器芯片层叠的核心存储器芯片；

其中，所述核心存储器芯片包括多个接收块，以及

其中，所述多个接收块中的每个接收所述输入信号之中的一输入信号和所述选通信号，且控制所述一输入信号和所述选通信号中任意一种的相位，

其中，所述多个接收块中的每个包括：

延迟单元，被配置成接收所述选通信号，根据设置的延迟量来控制所述选通信号的相位，且输出选通输出信号；以及

检测单元，被配置成通过所述选通输出信号来获得所述一输入信号，且输出检测信号。

8.根据权利要求7所述的半导体装置，其中，在相位控制模式的情况下，所述发送块输出所述输入信号和所述选通信号至所述多个接收块中的至少一个接收块，使得所述输入信号和所述选通信号被同时使能预定的次数。

9.根据权利要求8所述的半导体装置，其中，所述多个接收块中的至少一个接收块还包括：

延迟控制单元，被配置成：响应于所述选通输出信号和在所述相位控制模式中被使能的模式信号来产生用于设置所述延迟量的延迟代码，以及输出所述延迟代码至所述延迟单元。

10.根据权利要求9所述的半导体装置，其中，所述延迟控制单元在所述检测信号在所述相位控制模式中被禁止的情况下响应于所述选通输出信号来增加和输出所述延迟代码，以及在所述检测信号在所述相位控制模式中被使能的情况下保持和输出所述延迟代码。