[发明专利]半导体器件和制造半导体器件的方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及半导体器件和制造半导体器件的方法。

背景技术

半导体集成电路(IC)工业经历了快速增长。在增长的过程中，在器件部件尺寸或几何大小减小的情形下半导体器件的功能密度增加。缩减工艺通常具有增加生产效率、降低成本和/或提高器件性能的益处。然而，这种缩减也增加了IC制造工艺的复杂程度。

由于对减小IC几何尺寸的需要，引入了非平面场效应晶体管(FET)。非平面FET具有半导体鳍和位于半导体鳍的顶部上的栅极。然而，这种半导体器件的器件性能仍然不能满足先进技术的应用。因此，仍然需要改进形成具有更高器件性能的半导体器件的结构和方法。

发明内容

为解决现有技术的相关技术问题，本发明提供一种用于制造半导体器件的方法，所述方法包括：在衬底中形成两个隔离结构以在所述衬底中限定位于所述两个隔离结构之间的鳍结构；形成桥接所述两个隔离结构并位于所述鳍结构上方的伪栅极和间隔件；利用所述伪栅极和所述间隔件作为掩膜来蚀刻所述两个隔离结构，以在所述两个隔离结构中形成在所述间隔件下面的多个斜坡；形成覆在所述多个斜坡上的栅极蚀刻停止层；去除所述伪栅极和所述伪栅极下面的所述两个隔离结构，以产生由所述间隔件和所述栅极蚀刻停止层所界定的空腔；以及在所述空腔中形成栅极。

优选地，所述多个斜坡各自具有与所述伪栅极的边缘基本对齐的边缘。

优选地，形成覆在所述多个斜坡上的栅极蚀刻停止层还包括在所述间隔件上方形成栅极蚀刻停止层。

优选地，形成覆在所述多个斜坡上的栅极蚀刻停止层还包括形成覆盖所述鳍结构的栅极蚀刻停止层。

优选地，用于制造半导体器件的方法还包括：在去除所述伪栅极和所述伪栅极下面的所述两个隔离结构之前，形成覆盖所述间隔件和所述栅极蚀刻停止层的绝缘层。

优选地，用于制造半导体器件的方法还包括：在去除所述伪栅极和所述伪栅极下面的所述两个隔离结构之前，形成覆盖所述伪栅极、所述鳍结构和所述绝缘层的接触蚀刻停止层(CESL)。

优选地，用于制造半导体器件的方法还包括：形成覆盖所述CESL的层间介电(ILD)层；以及在去除所述伪栅极和所述伪栅极下面的所述两个隔离结构之前，抛光所述ILD层和所述CESL以暴露所述伪栅极的上表面。

优选地，形成覆在所述多个斜坡上的栅极蚀刻停止层通过沉积覆在所述多个斜坡上的介电材料来进行，其中，所述介电材料包括氮化硅、碳氮化硅或它们的组合。

优选地，在所述空腔中形成栅极通过在所述空腔中沉积含金属材料来进行。

另一方面，本发明还提供一种半导体器件，包括：

衬底；

所述衬底上方的鳍结构；

所述衬底上方的两个隔离结构，所述鳍结构位于所述两个隔离结构之间，其中，所述两个隔离结构各自具有凹槽部分和邻近所述凹槽部分的两侧的两个斜坡部分，所述凹槽部分构造成暴露所述鳍结构的两侧的部分；

横跨所述鳍结构并位于所述鳍结构和所述两个隔离结构的凹槽部分上方的栅极，其中，所述栅极具有上部部分和两个下部部分，所述两个下部部分位于所述两个隔离结构的凹槽部分上方并接触所述鳍结构的两侧的部分，所述上部部分位于所述鳍结构上方并桥接所述两个下部部分；

位于所述栅极的上部部分的两侧上方的两个间隔件；以及

栅极蚀刻停止层，位于所述两个间隔件下面、在所述两个隔离结构的斜坡部分上方并接触所述栅极的两个下部部分各自的两侧的部分。

优选地，所述栅极蚀刻停止层从所述两个隔离结构的斜坡部分延伸至所述栅极的两个下部部分各自的两侧的部分。

优选地，所述栅极蚀刻停止层进一步延伸至所述两个间隔件的底面。

优选地，所述栅极的两个下部部分各自的最大宽度小于或等于所述栅极的上部部分的宽度与所述两个间隔件的底部宽度之和。

优选地，所述两个隔离结构的斜坡部分各自的最大高度小于所述鳍结构的高度。

优选地，所述栅极蚀刻停止层具有与所述栅极的上部部分的边缘基本对齐的边缘。

优选地，所述栅极蚀刻停止层进一步覆盖所述两个间隔件的外表面。

优选地，所述栅极蚀刻停止层进一步覆盖所述鳍结构的两侧的其他部分。

优选地，半导体器件还包括覆盖所述栅极蚀刻停止层和所述两个间隔件的绝缘层。

优选地，半导体器件还包括覆盖所述绝缘层和所述鳍结构的CESL。