[发明专利]半导体器件和制造半导体器件的方法

权利要求书

1.一种用于制造半导体器件的方法，所述方法包括：

在衬底中形成两个隔离结构以在所述衬底中限定位于所述两个隔离结构之间的鳍结构；

形成桥接所述两个隔离结构并位于所述鳍结构上方的伪栅极和间隔件；

利用所述伪栅极和所述间隔件作为掩膜来蚀刻所述两个隔离结构，以在所述两个隔离结构中形成在所述间隔件下面的多个斜坡；

形成覆在所述多个斜坡上的栅极蚀刻停止层；

去除所述伪栅极和所述伪栅极下面的所述两个隔离结构，以产生由所述间隔件和所述栅极蚀刻停止层所界定的空腔；以及

在所述空腔中形成栅极。

2.根据权利要求1所述的方法，其中，所述多个斜坡各自具有与所述伪栅极的边缘对齐的边缘。

3.根据权利要求1所述的方法，其中，形成覆在所述多个斜坡上的栅极蚀刻停止层还包括在所述间隔件上方形成栅极蚀刻停止层。

4.根据权利要求1所述的方法，其中，形成覆在所述多个斜坡上的栅极蚀刻停止层还包括形成覆盖所述鳍结构的栅极蚀刻停止层。

5.根据权利要求1所述的方法，还包括：在去除所述伪栅极和所述伪栅极下面的所述两个隔离结构之前，形成覆盖所述间隔件和所述栅极蚀刻停止层的绝缘层。

6.根据权利要求5所述的方法，其中，还包括：在去除所述伪栅极和所述伪栅极下面的所述两个隔离结构之前，形成覆盖所述伪栅极、所述鳍结构和所述绝缘层的接触蚀刻停止层(CESL)。

7.根据权利要求6所述的方法，还包括：

形成覆盖所述接触蚀刻停止层的层间介电(ILD)层；以及

在去除所述伪栅极和所述伪栅极下面的所述两个隔离结构之前，抛光所述层间介电层和所述接触蚀刻停止层以暴露所述伪栅极的上表面。

8.根据权利要求1所述的方法，其中，形成覆在所述多个斜坡上的栅极蚀刻停止层通过沉积覆在所述多个斜坡上的介电材料来进行，其中，所述介电材料包括氮化硅、碳氮化硅或它们的组合。

9.根据权利要求1所述的方法，其中，在所述空腔中形成栅极通过在所述空腔中沉积含金属材料来进行。

10.一种半导体器件，包括：

衬底；

所述衬底上方的鳍结构；

所述衬底上方的两个隔离结构，所述鳍结构位于所述两个隔离结构之间，其中，所述两个隔离结构各自具有凹槽部分和邻近所述凹槽部分的两侧的两个斜坡部分，所述凹槽部分构造成暴露所述鳍结构的两侧的部分；

横跨所述鳍结构并位于所述鳍结构和所述两个隔离结构的凹槽部分上方的栅极，其中，所述栅极具有上部部分和两个下部部分，所述两个下部部分位于所述两个隔离结构的凹槽部分上方并接触所述鳍结构的两侧的部分，所述上部部分位于所述鳍结构上方并桥接所述两个下部部分；

位于所述栅极的上部部分的两侧上方的两个间隔件；以及

栅极蚀刻停止层，位于所述两个间隔件下面、在所述两个隔离结构的斜坡部分上方并接触所述栅极的两个下部部分各自的两侧的部分。

11.根据权利要求10所述的半导体器件，其中，所述栅极蚀刻停止层从所述两个隔离结构的斜坡部分延伸至所述栅极的两个下部部分各自的两侧的部分。

12.根据权利要求11所述的半导体器件，其中，所述栅极蚀刻停止层进一步延伸至所述两个间隔件的底面。

13.根据权利要求10所述的半导体器件，其中，所述栅极的两个下部部分各自的最大宽度小于或等于所述栅极的上部部分的宽度与所述两个间隔件的底部宽度之和。

14.根据权利要求10所述的半导体器件，其中，所述两个隔离结构的斜坡部分各自的最大高度小于所述鳍结构的高度。

15.根据权利要求10所述的半导体器件，其中，所述栅极蚀刻停止层具有与所述栅极的上部部分的边缘对齐的边缘。

16.根据权利要求10所述的半导体器件，其中，所述栅极蚀刻停止层进一步覆盖所述两个间隔件的外表面。

17.根据权利要求10所述的半导体器件，其中，所述栅极蚀刻停止层进一步覆盖所述鳍结构的两侧的其他部分。