[发明专利]晶片及其测试方法

说明书

技术领域

本发明是有关于晶片及其测试方法，且特别是有关于一种具有导电垫的晶片及其测试方法。

背景技术

近年来由于对多重芯片(chip)封装的需求日渐增加，因此业界对于已知良好晶粒的需求亦日渐提高。

为了可在晶片(wafer)层级下即测得哪些芯片(chip)是良好的芯片，必需在晶片层级中的多个阶段中对每一个芯片作性能测试。例如，必需在高温及低温下对每一个芯片作测试，以得知各个芯片是否皆可良好运作。

然而，此测试步骤会在芯片的导电垫上留下缺陷，降低后续制造工艺步骤的良率。且此测试步骤越多，在导电垫上留下的缺陷越严重。此外，传统的晶片测量方法必需各别对每一个芯片下一次探针(亦即接触端子)以测量其性能，故此测量步骤耗时甚巨。

因此，业界亟须一种可使测试步骤不影响后续制造工艺步骤良率的晶片及其测试方法，且此测试方法可缩短传统测量步骤所需的时间。

发明内容

本发明的目的在于提供一种晶片及其测试方法，以解决晶片测试步骤会影响其后续制造工艺步骤良率的问题。

本发明提供一种晶片，包括：第一芯片；第二芯片，与第一芯片并排设置，其中第一芯片与第二芯片的相对侧各具有相对应的多个第一芯片导电垫与多个第二芯片导电垫；及多个第一外部导电垫，设于第一芯片与第二芯片之间，且每一个第一外部导电垫与相对应的第一芯片导电垫及第二芯片导电垫电连接。

本发明还提供一种晶片的测试方法，包括：提供晶片，包括：第一芯片；第二芯片，与第一芯片并排设置，其中第一芯片与第二芯片的相对侧各具有相对应的多个第一芯片导电垫与多个第二芯片导电垫；及多个第一外部导电垫，设于第一芯片与第二芯片之间，且每一个第一外部导电垫与相对应的第一芯片导电垫及第二芯片导电垫电连接；提供测试器，具有多个接触端子；以及将多个接触端子电连接多个第一外部导电垫，以测试第一芯片及/或第二芯片。

本发明的晶片包括外部导电垫，故在测试步骤中测试器的接触端子可直接接触外部导电垫，而不接触芯片导电垫，从而可使晶片的芯片导电垫在测试步骤后仍可保持完整且不具有缺陷，进而提升后续制造工艺的良率。

为让本发明的特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1-2是本发明实施例的晶片的上视图；

图3是本发明实施例的晶片的剖面图；及

图4-6是本发明实施例的晶片在其测试步骤中的剖面图。

符号说明：

3-3线段；

100晶片；

110芯片；

110_a第一芯片；

110b第二芯片；

110_c第三芯片；

110d第四芯片；

120_a第一芯片导电垫；

120a₂第一芯片导电垫；

120b第二芯片导电垫；

120b₂第二芯片导电垫；

120_c第三芯片导电垫；

120c₂第三芯片导电垫；

120d第四芯片导电垫；

120d₂第四芯片导电垫；

130a第一外部导电垫；

130b第二外部导电垫；

130c第三外部导电垫；

140a导线；

140b导线；

140c导线；

150开关电路；

160内连线结构；

170导孔；

180测试器；

190a接触端子；

190b接触端子；

190c接触端子；

SC切割道；

SC1切割道；

SC2切割道；

SC3切割道；

S基板；

M_top顶金属层；

M_n金属层；

M_n-1底金属层；

D_top介电层；

D_n介电层；

D_n-1介电层。

具体实施方式