[发明专利]功率半导体电路

说明书

本发明涉及一种功率半导体电路，其具有：至少两个电并联的功率半导体开关，操控布线系统，其中，操控布线系统具有第一、第二、第三和第四电接通点，其中，第一和第三接通点与功率半导体开关的控制接口电连接，第二和第四接通点与功率半导体开关的第二负载电流接口电连接，其中，在接通点与功率半导体开关的控制接口之间分别电联接二极管，以及操控电路，其中，操控电路以如下方式构造，即，为了接通功率半导体开关，操控电路在第一与第二接通点之间生成第一电位差，为了切断功率半导体开关，操控电路在第三与第四接通点之间生成第二电位差。本发明的功率半导体电路在功率半导体电路的电并联的功率半导体开关之间实现尽量均匀的电流分布。

技术领域

本发明涉及一种功率半导体电路。

背景技术

在根据现有技术已知的功率半导体装置中，通常在基底上布置有功率半导体结构元件，例如功率半导体开关和二极管，并且利用基底的导体层以及焊丝和/或薄膜复合物彼此导电连接。在此，功率半导体开关通常以晶体管，例如IGBT(绝缘栅双极型晶体管：Insulated Gate Bipolar Transistor)或MOSFET(金氧半场效晶体管：Metal OxideSemiconductor Field Effect Transistor)的形式存在。

在此，布置在基底上的功率半导体结构元件通常联接成单个或多个所谓的半桥式电路，半桥式电路例如用于电压和电流的整流和变流。

在此，在高的负载电流的情况下，如果单个的功率半导体开关的电流承载能力不够，则往往需要电并联多个功率半导体开关并且要整体操控它们，从而使它们一起形成高功率半导体开关。在此，应当尽量时间同步地接通和切断所有并联的功率半导体开关，以实现电流均匀分布到电并联的功率半导体开关上。

这种方式的缺点在于，例如基于构件公差和通向电并联的功率半导体开关的输电线的不同的寄生电感会导致出现电并联的功率半导体开关的不同的接通和切断时间点。不同的接通和切断时间点导致电并联的功率半导体开关的发射极上出现电位偏移，从而电并联的功率半导体开关会以其开关特性相互影响，这导致电并联的功率半导体开关之间出现不均匀的电流分布。

为了解决这个问题，根据EP 1625 660 B1已知，在所有电并联的功率半导体开关中，在操控电并联的功率半导体开关的操控单元与电并联的功率半导体开关之间分别设置有共模扼流圈，该共模扼流圈在EP 1625 660 B1中也被称为共模抑制扼流圈。

EP 1625 660 B1建议的解决方案的缺点是，基于电并联的功率半导体开关的发射极上的电位偏移，在功率半导体开关的发射极之间补偿电流流经共模扼流圈，补偿电流可能导致共模扼流圈的磁饱和，从而共模扼流圈没有效果或者仅有明显降低的效果。

发明内容

本发明任务是提供一种功率半导体电路，其中，在功率半导体电路的电并联的功率半导体开关之间实现尽量均匀的电流分布。

该任务通过一种功率半导体电路解决，其具有，

·至少两个电并联的功率半导体开关，它们均具有第一和第二负载电流接口以及控制接口，其中，功率半导体开关的第一负载电流接口彼此导电连接，功率半导体开关的第二负载电流接口彼此导电连接，

·操控布线系统，其中，该操控布线系统具有第一、第二、第三和第四电接通点，其中，第一和第三接通点与功率半导体开关的控制接口电连接，第二和第四接通点与功率半导体开关的第二负载电流接口电连接，其中，在第一接通点与功率半导体开关的控制接口之间分别电联接第一二极管，其阳极在电路上面向第一接通点，其中，在第二接通点与功率半导体开关的第二负载电流接口之间分别电联接第二二极管，其阴极在电路上面向第二接通点，其中，在第三接通点与功率半导体开关的控制接口之间分别电联接第三二极管，其阴极在电路上面向第三接通点，其中，在第四接通点与功率半导体开关的第二负载电流接口之间分别电联接第四二极管，其阳极在电路上面向第四接通点，以及